软件发布：'MAX+PLUS II开发工具包'

softhow 2000-08-08 02:17:00

软件下载，详细资料请访问：http://www.csdn.net/softs/softview.asp?ID=1058
软件简介：'支持MAX+PLUS II全部功能，包括原理图输入、VHDL/AHDL输入、编译、仿真、定时分析、编程。为方便下载，这一版本仅提供对EPM7000/EPM7000S/EPM7000A的支持。安装很简单，只需将文件解开放在c:\maxplus2\目录。
'

...全文

56 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

　LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件,使应用于通信、宽带、无线及多媒体领域的可编程SoC设计的创新和管理变得更为轻松。　　有了LEONARDO SPECTRUM，您即可利用VHDL或是Verilog语言,LeonardoSpectrum是由Mentor Graphics发展，不但操作非常方便，还具备工作站等级ASIC工具的强大控制能力和最优化功能特色。　　该软件有三种逻辑综合方式：SynthesisWizard（综合向导）、 Quick Setup（快速完成）、FlowTabs（详细流程）方式。具体采用哪种方式可点击工具栏快捷图标或从Tools菜单中选择　　LEONARDO SPECTRUM是非常好的逻辑综合软件，有了 LEONARDO SPECTRUM，您即可利用VHDL或是Verilog语言建立PLD、FPGA和ASIC元件。LeonardoSpectrum是由Mentor Graphics发展，不但操作非常方便，还具备工作站等级ASIC工具的强大控制能力和最优化功能特色。LeonardoSpectrum提供 PowerTabs菜单，工程师面对设计挑战时，可使用其中的先进合成控制选项；除此之外，LeonardoSpectrum也包含强大的调试功能和业界独有的五路相互探测能力（five-way cross-probing），使您更快完成设计的分析与合成。　　Mentor Graphics Leonardo Spectrum提供更好的合成能力　　Leonardo Spectrum是Mentor Graphics发展的合成工具，它能协助Atmel客户在一个合成环境中使用VHDL或Verilog语言完成FPGA设计，让他们针对工业控制、通信、宽频、无线与多媒体等应用市场，更轻易的建立和管理FPSLIC设计。LeonardoSpectrum的操作非常简单，又支持各种复杂设计方式，设计人员可精密控制他们的FPGA设计，并获得最佳设计结果，满足他们的所有设计需求。　　LeonardoSpectrum是Mentor Graphics的子公司Exemplar Logic的专业VHDL/Verilog HDL综合软件，简单易用，可控性较强，可以在LeonardoSpectrum中综合优化并产生EDIF文件，作为QuartusII的编译输入。该软件有三种逻辑综合方式：Synthesis Wizard（综合向导）、Quick Setup（快速完成）、Advanced FlowTabs（详细流程）方式。三种方式完成的功能基本相同。Synthesis Wizard方式最简单，Advanced FlowTabs方式则最全面，该方式有六个选项单，如图所示，分别完成以下功能：器件选择、设计文件输入、约束条件指定、优化选择、输出网表文件设置及选择调用布局布线工具。　　以上每步操作都提供相应的帮助，简单明了。需要注意的是，在输入设计文件时要正确排列文件的次序，将底层文件放在前面，顶层文件放到后面，这样LeonardoSpectrum软件才能正确地建立数据信息库。综合完成后，可以将输出网表文件（.EDF）作为MAX+PLUS II或Quartus II的设计输入文件，再完成编译、仿真、定时分析和器件编程等步骤，完成整个系统的设计过程。

Quartus使用入门及一些实验经验 Maxplus主要是教学使用，对于一般的教学需求，Maxplus软件可以很好的满足要求了，但是为了以后学习的需要，还是得尝试学会使用更加专业的软件，比如Altera公司的Quartus 软件。 Quartus软件是Alter公司提供的FPGA/CPLD开发集成环境，Altera公司是世界上最大的可编程逻辑器件供应商之一。Quartus是Maxplus的更新替换产品，其界面友好，使用方便。在Quartus中可以完成设计输入，HDL综合，布线布局（适配），（前）仿真，下载等测试。 Quartus软件主要有网页版订购版，都可以从Altera公司的网站上下载到。网络版相比订购版只是少了一点小小支持，但是对我们的实验是没有任何影响的。本人使用的是Quartus 9.0订购版，大家可以在网络上查找下Quartus的crack来生成license，一般流行的都是俊龙提供的。如果在网络上没有找到的话可以发我邮箱（yuanpuhao@gmail.com）索要。关于Quartus软件的使用，及FPGA后续学习，个人推荐一本书《基于Alter FPGA/CPLD 的电子系统设计及工程实践》。湖大图书馆藏有这本书，是一本很好的入门书籍，图书馆藏编号为：TP332.145。里面很详细介绍了Quartus的使用入门及一些简单的工程的建立流程，等一些知识。 Quartus软件破解完成后，进入Quartus软件，界面如图1.（第一次登陆使用会让你选择使用Quartus风格还是Maxplus界面风格）图1 更具个人使用爱好，自己取舍界面需求，一般建议使用standard Quartus。在工具栏工具栏空白处右击，然后选择custom，然后显示如图2，选择标签toolbars，勾选standard Quartus，确定。图2 在custom里面有很多选项，如果都想了解，可以自己都去点选试试，那些英文都很直观的告诉了用户对应的风格选项。自己可以在工具栏直接右击后选择哪些显示，哪些不显示，当然那也可以通过菜单栏中的view—>utility windows中选择。利用快键按钮或者快捷键，可以节省自己很多操作，使自己的使用更加方便。软件的用户界面都是很友好且相似的，Quartus的工具栏和菜单栏的使用和word是很相像的，连新建，保存，另存为图标的样子都一样。每一个设计项目都是以工程为单位的，里面可以包含设计图，波形图，管脚绑定，芯片选择等信息。（就如同vc软件的工作空间这个概念）点选工具栏中的new，新建一个工程。接下来就是设置工程的一些基本信息。输入完工程名字后，点选next。如果所在的文件夹下还有其他工程，Quartus会显示提示信息，自己阅读后进行选择。当然也可以直接点选finish，在后续的设计中，可以通过菜单栏中的Assignment进行修改，如Device选项，修改使用的器件。接下来是在工程中添加文件，比如自己曾经设计好的VHDL源码，原理图等或者库之类信息。如果不要添加任何文件，直接选择next。接下来就是器件芯片的选择。更具实验箱上的芯片进行选择。在Device family中选择Cyclone，在Available devices 中选择EP1C6Q240C6。点选next，让自己选择第三方软件，如ModelSim，Synplify等，不做任何修改，直接 next，最后finish，整个工程配置完成。当我们以后再建立工程的时候，由于我们下载使用的芯片都是一样的，工程的基本信息都是一样的，我们可以使用先前的工程的settings。在输入工程name的时候，点选use existing project settings，选择指定的工程settings或者上一次的工程settings，然后直接点选finish，省去了每一次新建工程都需要选择器件。图3 建立完工程后，假使我们使用原理图的设计方案，因此新建一个block diagram，如图 4. 图4 如果我们设计一个16位计数器，选用74163芯片来制作一个简单的16位计数器。在bdf文件的空白处双击然后在name选项中直接输入芯片名称。插入input，output 后，连接进行布线。光标移动到线的一段后就会自动变成十字形，表示可以进行线输入，连接完线后，如图5. 图5 为了显示清晰，可以将一些功能相同的线或者输入输出合并，即利用总线。比如将输出端QD,QC,QB,QA合并。先将输出端连出线，然后给各线命名。直接点选中线后从键盘输入可以看到每条线都有了自己的name。每条线有了name后可以方便很多，比如我们进行连线的时候，就可以不必每次将需要相连的线连上，只需取上相同的名字，编译的时候编译器就知道这些线是相连的。因此如果采用命名的方式连接，一定要注意线的命名，不要使得不相连的线命名相同，这样就会导致错误，请注意Quartus的编译器是不区分英文大小写的。如果是进行总分线连接，则一定要按照规定命名。在首先分线的名字一定要一样，然后表示哪条分线的数字一定要用[ ]括起来，否则编译无法通过。该实验中命名为 Q[0],Q[1],Q[2],Q[3],因此总线应为Q[3..0]或者Q[0..3]。最后连接一个输出端，其中输出端命名也要注意宽度，和总线宽度保持一致。并注意输入输出端的和总线的顺序，比[3..0],[0..3] 对应是不一样的，为了自己使用的方便，一定要养成自己的总线，输入输出命名方式风格，个人建议全部从高到低命名，并使得最低位为0，这样符合数字电路的习惯，如本例中8位总线命名为Q[7..0],输出命名为Q[7..0]。如果这只是自己设计的一个模块，自己可以试着将该文件编译一下。本例中memory是顶层设计图，如果要单独编译该设计图，应点选project——set as top-level entity。如图8. 图8 点选编译的快件按键，鼠标移上去会显示：Start compilation。对这一自己设计的芯片进行打包。点file——create——create symbol file for current file，如图9. 图9 生成一个和设计图名字一样的bsf文件，即为打包的芯片。在memory设计图中，双击空白处，输入cdu16（名称为刚才自行设计模块的文件名）就可以调出自己打包的芯片，也可以双击后在project中点选，如图10. 图10 电路设计完成后，就是在此编译了，如果前面点选了别的文件为top-level entity不要忘了设置下，把memory设为top-level entity。在原理图的设计时，自己可以尝试用用工具栏中的各种辅助工具，比如注释工具，使得自己的原理图更加直观易懂，如下图。其中观察的zoom in，zoom out选项，单击是zoom in，按住shift后单击是zoom out，当然直接右击就是zoom out，这和后面波形仿真中观察波形是一样的。进行波形仿真，验证设计的正确性。新建一个vector waveform file，如图11. 图11 个人比较喜欢把设计图，波形图等界面单独显示，利用自己电脑windows7系统的预览功能，切换起来十分方便，便于观察。点detach window，就可实现，如图12. 图12 然后在edit里面编辑end time和grid size。如图13. 图13 在左边name一栏双击,如下图。点选node find。第一次的时候有可能需要设置Filter中为Pin：all。点选List，列出所有Pin。选择Nodes Found中到Selected Nodes。（利用两者直接的四个按钮可以方便传送，删除）完成后，如图14（此图我已经进行过波形仿真，顾不是原始的波形图）图14 自己开始进行波形仿真。其中会发现总线上的信号D0,D1等信号左边符号显示的是io，（D0,D1本来的属性就是IO）这个问题后面再说。左边工具栏的功能，自己一个个点点试试就知道什么功能了，很容易上手。第一次做波形仿真的时候有可能会遇到无法点选珊格，需要自己小心意义，选满珊格，其实是没有勾选snap to grid。在工具栏倒数第二个键就是此功能键，当然也可以在view里面选择，如图15. 图15 将一些类似的信号进行合并，一起选中后右击，点选group，进行合并或者拆分。在对一些信号合并的时候，个人使用Quartus有个小瑕疵，不能命名为SW R1 R2 R3 BUS，这样的信号名，有空格或者“【”等符号都会显示illegal node name。对于那些名称很类似的信号合并，由于你需要重新排序，可以点工具栏最后那个按钮，看英文你就知道选按照升序或者降序排列，默认的是升序，由于波形仿真需要一般都选 descenting。点选波形仿真的快捷键。波形仿真中有个需要注意的是，波形图的名称一定要与你所在的工程名相同。因为波形仿真是和编译后的文件关联的。因此如果你在设计16位计数器的时候进行了波形仿真来测试是否符合要求，如果想保留此波形图，请save as其他名称，因为后面进行memory的波形仿真图的时候，会把原图覆盖。如果不取和工程名相同名称的波形图名称，将无法进行波形仿真。波形仿真完后，出来一个类似波形仿真对话框的界面，他的label 名称为：simulation如图16. 图16 会发现该波形图比原波形图多出了8个信号，正好与原来波形图中的双向信号对应，只是多了个后缀result。这正是你要总线输出信号。你可以试着去修改波形图（其实修改不了，所以我一般随便双击一段波），会弹出对话框如图17. 图17 点选I want那个选项。然后出现一个对话框，点yes，发现自己创建的波形图变了。两个英文对话框的意思就是我要重修原来的input file，你点了修改了，系统检测到你点波形图已经改变了，因此询问你是否替换成修改后的波形图，点yes后就发现自己原来的波形图上也多出了那几个信号。将这些信号排序组合，命名，如图18. 图18 你会发现波形仿真的结果原来的总线信号还是处于高阻态信号，后来出现的信号显示了你预期的结果。这个时候注意，原来那些高阻态的信号不能删除，如果删除波形仿真会出错。（不信可以自己试试，到底哪里会错误）为了避免影响自己观察，既然已经将他们打包了，把他们放在波形仿真末尾，不碍着自己。在设计的过程中，如果通过波形仿真发现问题错了，得修改电路图。如果没有改变顶层的输入输出，如只改变了内部连线，则直接点波形仿真好了，不用再次重新建立波形仿真图。同样，如果打包的芯片内部连线改变了，只用去修改下内部的连线就可以了，重新编译一下。但是如果某个打包的芯片需要改变输入输出，那么只能将该芯片重新create symbol file for current file了，将原来的bsf文件覆盖了。不然编译的时候会显示被改变的输入或者输出端与原来的不符合。在顶层芯片图中，也需要右击该芯片，然后选择update symbol or block。如图19. 图19 三个选项自己英文都能够看懂，更新后引脚的位置有可能改变了，自己需要注意下，然后重新连接正确。重新编译。得到正确的波形图后，写实验报告的时候需要对波形图进行说明，此时点选A工具，进行注释十分方便。波形仿真正确后，需要进行下载电路的设计（有些图甚至不需要添加外围下载电路），然后进行只需进行管脚绑定了。点选Assignment->Pin Planner 只需在管教的location 选项直接输入管教的数字，就可以很简单的绑定了。管教绑定后结果如图20. 图20 管脚绑定完再次编译，自己可以看到原来的设计图中的输入输出旁边都会显示已经绑定好的管教，非常直观，便于自己观察。如图21. 图21 下载：点选tools->Programmer 第一次有可能使用Hardware Setup。（本人使用的USB下载，写此文时未接上所以显示 No Hardware。实验室的下载线使用的都是并口下载线（有个学长做好了USB下载线，不知道有没有广泛使用）。Mode选择JTAG，选中sof文件后就可以start了。）关于下载的一些经验：每个人都有自己的下载习惯，根据我们实验需要，我们可以养成自己的下载习惯。由于下载需添加下载电路，万一我们要仿真原来的设计图就显得麻烦了，因此个人建议，在工程所在的文件夹下再次新建一个工程，然后将原来的设计文件全部add all进去。（在工程建立的时候那个add file步骤，也可以点选Project->Add/Remove Files in Project进行操作）如图 22 图22 将原来的顶层图打包，作为下载的一个模块，然后添加下载电路。如下图所示：由于我们下载经常要用到一些下载辅助模块，如扫描电路，消抖电路，7端译码器，可以专门新建一个文件夹保存这些设计文件，然后在Project中add就可以。然后依次生成对应的 bsf文件（即打包,bsf 文件必须在工程所在的文件下），添加到下载电路中。管脚绑定也可以利用tcl 命令来完成，我们做实验的时候要反复用到数码管的下载，数码管的绑定每次都是一样的，而且我们都是用自己设计的扫描电路和7段译码器，因此我们可以利用tcl命令来简化我们自己的绑定。一种比较省事的办法就是在第一次使用Pin Planner 后，点选file->export,导出文件类型选择tcl。查看tcl 文件，我们可以看到里面的信息如下： # Copyright (C) 1991-2009 Altera Corporation # Your use of Altera Corporation's design tools, logic functions # and other software and tools, and its AMPP partner logic # functions, and any output files from any of the foregoing # (including device programming or simulation files), and any # associated documentation or information are expressly subject # to the terms and conditions of the Altera Program License # Subscription Agreement, Altera MegaCore Function License # Agreement, or other applicable license agreement, including, # without limitation, that your use is for the sole purpose of # programming logic devices manufactured by Altera and sold by # Altera or its authorized distributors. Please refer to the # applicable agreement for further details. # Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version # File: E:\code\computer system\cpu design\result\memory\mem_download.tcl # Generated on: Thu Dec 24 19:08:02 2009 package require ::quartus::project set_location_assignment PIN_184 -to q[2] set_location_assignment PIN_183 -to q[1] set_location_assignment PIN_182 -to q[0] set_location_assignment PIN_29 -to scan set_location_assignment PIN_186 -to y[6] set_location_assignment PIN_187 -to y[5] set_location_assignment PIN_188 -to y[4] set_location_assignment PIN_193 -to y[3] set_location_assignment PIN_194 -to y[2] set_location_assignment PIN_195 -to y[1] set_location_assignment PIN_196 -to y[0] set_location_assignment PIN_116 -to CLR_INDATA set_location_assignment PIN_115 -to EN_INDATA set_location_assignment PIN_152 -to CLK_COUNT set_location_assignment PIN_117 -to 161ar set_location_assignment PIN_105 -to 161pc set_location_assignment PIN_118 -to ldar set_location_assignment PIN_28 -to H set_location_assignment PIN_107 -to pcclrn set_location_assignment PIN_108 -to memenab set_location_assignment PIN_113 -to rd set_location_assignment PIN_114 -to we set_location_assignment PIN_106 -to pcload set_location_assignment PIN_123 -to pc_bus set_location_assignment PIN_124 -to sw_bus set_location_assignment PIN_122 -to reset set_location_assignment PIN_64 -to T3 保留我们所要的下载信息： package require ::quartus::project set_location_assignment PIN_184 -to q[2] set_location_assignment PIN_183 -to q[1] set_location_assignment PIN_182 -to q[0] set_location_assignment PIN_29 -to scan set_location_assignment PIN_186 -to y[6] set_location_assignment PIN_187 -to y[5] set_location_assignment PIN_188 -to y[4] set_location_assignment PIN_193 -to y[3] set_location_assignment PIN_194 -to y[2] set_location_assignment PIN_195 -to y[1] set_location_assignment PIN_196 -to y[0] 以后每次进行下载的时候，只需在Project中添加该tcl 文件，然后点选菜单栏tools->Tcl Scripts 然后选择Project中的那个tcl 文件，点选Run，即运行下这个tcl 命令。当我们去查看原图的时候，会发现那几个数码管的下载管教已经成功绑定了。其余的利用Pin Planner可以快速绑定。 p.s：一些补充的内容 1.关于Quartus使用去图书馆借阅一本Quartus的书，很多书籍都有介绍如何入门使用，而且写的很详细。要学会充分利用图书馆的书籍资源。 Quartus的使用和其他软件一样，完全是孰能生巧。比如放大缩小，自己可以使用鼠标的单击，右击，其实还可以通过ctrl键和鼠标的滚轮结合使用。如果你不知道某项操作，一种方法是在他人寻求帮助，找有经验的人，而Google恐怕是每个人最好的老师。还有一种办法就是自己去尝试。毕竟很多软件做的都是很人性化的，作者设计的软件是很为用户考虑的，而且通过那些选项的英文提示，我们就很容易完成我们所设想的事情。比如要用到建立mif 文件，你会发现无法填入16进制数，他会提示你请输入十进制的数，这个时候就知道他默认的是10进制，因此你第一个想到的就是采用16进制，自己右击一下就会发现有地址和内容的16进制选项了，我们要学会自己去尝试，一个软件很大，不可能全部由别人来告诉自己怎么使用，自己也会养成自己使用软件的习惯和窍门。 2.HDL语言实验中的下载模块，我们尝试着使用VHDL或者Verilog来完成设计，你会发现很简单使用。不管是使用原理图还是HDL语言，我们都可以在顶层框图导航，右击 locate in RTL viewer，查看编译后的RTL图。为了进一步学习，应当熟练掌握HDL描述语言，在工业界以Verilog 占主导地位。查看RTL如下：选择完后显示如下： RTL查看的好处有很多，很方便自己排错，如果你是图形输入，可以很轻松的检查线是否存在连接错误。（光标移动到某根线就知道为什么了） 3.例化原件本人做的时候也遇到过这种问题，自己在使用VHDL完成课程设计的时候，自己使用语言写了一个存储器，结果编译的时候过了，但是综合的时候出错，显示逻辑单元不够，在后来的学习当中，知道了这个是Quartus综合工具的问题，因为他不够智能。在我们每次编译完，我们可以看到编译信息，使用了多少逻辑单元，使用了多少存储资源。Quartus综合的时候将我们的语言使用逻辑单元来实现，因此逻辑单元被全部用光。解决的办法有两个：使用第三方综合工具，例化原器件。点选菜单栏的tools->MegaWizard Plug-in Manager，如下图：会显示对话框如下：点选next 在左边的方框中选择Memory Compiler->RAM:1-PORT，右半部分第一个是Cyclone芯片选项，自己选不同的Device family可以看到左边有些资源就不可以例化，因为每个芯片的ip core不一样造成的，比如我们的Cyclone芯片就有两个pll让我们调用，第二个选项选择例化语言：VHDL，AHDL，Verilog HDL，然后选择例化后的文件名极其位置，点选next，进行存储字的大小，线宽等选项。可以如果还需要更加详细的参数设置，只需next下去，当然可以直接finish，利用默认的参数。我们可以看到可以有很多原件可以让我们调用，就如同图形输入的元器件库。 4.第三方软件当我们熟练掌握了使用Quartus后，可以试着尝试使用第三方软件来完善我们的工程，有些第三方软件确实比Quartus自带的工具强大，如用于仿真的Modelsim，用于综合的 Synplify，而且这些软件和Quartus软件都能很方便的配合使用。新建工程的向导当中就有一步是选择第三方软件，我们起初选择的默认参数，即都没有使用，当我们熟练使用后就可以试着通过调用第三方软件来实现。 ModelSim可以进行前仿真，也可以进行后仿真。（前仿真即功能仿真，不考虑延时等器件性能，后仿真即模仿实际情况的仿真，Quartus也可以实现，在仿真的opinion选项里有勾选是否考虑器件等因素），ModelSim的仿真功能还是很强大的。 Synplify软件是一款很流行的综合软件。就比如前面的存储器，如果自己用语言描述， Synplify的综合就知道调用存储单元来实现该功能，Synplify的好处有很多，对于逻辑资源的节省是其一大特色。Quartus的编译，综合完成后会显示消耗的资源，如果通过Synplify 综合，逻辑资源有时候能节省很多。Synplify软件和Quartus软件能够很好的配合使用，可以通过Synplify软件调用Quartus软件，也可以通过Quartus软件调用Synplify软件。

2022 / 01/ 30: 新版esptool 刷micropython固件指令不是 esptool.py cmd... 而是 esptool cmd... 即可;另外rshell 在 >= python 3.10 的时候出错解决方法可以查看: 已于2022年发布的: 第二章：修复rshell在python3.10出错免费内容： https://edu.csdn.net/course/detail/29666 micropython语法和python3一样,编写起来非常方便。如果你快速入门单片机玩物联网而且像轻松实现各种功能，那绝力推荐使用micropython。方便易懂易学。同时如果你懂C语音，也可以用C写好函数并编译进micropython固件里然后进入micropython调用（非必须）。能通过WIFI联网(2.1章)，也能通过sim卡使用2G/3G/4G/5G联网（4.5章）。为实现语音控制，本教程会教大家使用tensorflow利用神经网络训练自己的语音模型并应用。为实现通过网页控制，本教程会教大家linux(debian10 nginx->uwsgi->python3->postgresql)网站前后台入门。为记录单片机传输过来的数据，本教程会教大家入门数据库。本教程会通过通俗易懂的比喻来讲解各种原理与思路，并手把手编写程序来实现各项功能。本教程micropython版本是 2019年6月发布的1.11；更多内容请看视频列表。学习这门课程之前你需要至少掌握: 1: python3基础（变量, 循环, 函数, 常用库, 常用方法）。本视频使用到的零件与淘宝上大致价格: 1: 超声波传感器(3) 2: MAX9814麦克风放大模块(8) 3: DHT22(15) 4: LED(0.1) 5: 8路5V低电平触发继电器(12) 6: HX1838红外接收模块(2) 7：红外发射管(0.1)，HX1838红外接收板(1) other: 电表, 排线, 面包板(2)*2,ESP32(28)

1 第一章绪论....................................................................................................................................1 1.1 概述...................................................................................................................................1 1.2 本书内容安排....................................................................................................................3 1.3 设计步骤............................................................................................................................4 1.4 支持Nios CPU的FPGA型号.............................................................................................5 第二章 SOPC Builder开发环境......................................................................................................8 2.1 创建Quartus II工程...........................................................................................................8 2.2 创建 Nios 系统模块......................................................................................................10 2.2.1 创建新的 .bdf ......................................................................................................10 2.2.2 开始使用SOPC Builder........................................................................................11 2.2.3 系统主频...............................................................................................................12 2.2.4 加入CPU和IP模块...............................................................................................12 2.2.5 指定基地址...........................................................................................................21 2.2.6 配置Nios系统.......................................................................................................22 2.2.7 生成Nios32 并把它加入到设计中......................................................................23 2.2.8 把符号（symbol）加入到BDF文件中...............................................................24 2.2.9 加入引脚和基本单元....................................................

MaxDOS 7.1 说明文件关注新版,意见建议请到 Http://MaxDOS.Net 或 Http://Pzz.Cn =============================================================================== 集成DM/PQ版,支持Windows Vista/Server 2008版,U盘版,PXE版,光盘等其它的MaxDos7.1版本,如果您需要以上版本,请关注我们的网站,感谢您的使用. MaxDOS 7.1 更新如下: 重要改进: 网刻服务端升级为 MAXNGS 2.0 修正网刻服务端同一时间内DHCP只能提供一个IP地址,第二台无汉获得IP地址. 修正DHCP分配 IP时,一台机器分配了两个IP.修正TFTP不能同时传送多个进程. 增加多网段功能,当使用大网段时,可设置超过多少台机器自动跳跃至下一网段,理论支持无限台客户端,增加方案功能,当首次设置完毕后,方案将自动被保存,下次使用无需再次设置. MAXDOS客户端: 增加新的引导器,主要用于解决某些特殊的主板,或者某些特殊的芯片组引导问题, 特别是针对笔记本无法引导的问题,以及原来7.0 版的启动花屏,或启动重启等现像的修正. 增加对64位操作系统的支持,主要为 64位的VISTA和2008SERVER的支持问题. 增加对繁体中文操作系统的支持,繁体中文操作系统可正常显示繁体文字. 增加软件的兼容性,增加备份目录创建是否成功提示,以免一键还原失效. 改进Realtek TEL8169网卡驱动问题. 增加部份新的网卡驱动. 修正NVDIA自动识别网卡时卡住,改为提示手动加载. 增加NDIS驱动手动选择菜单. 修正自动网刻时,使用手动加载网卡驱动时会报错问题. 收入置顶贴中的网卡驱动收集贴的驱动至12月10日.更新内置的常用软件. 更新控制台为 2.0 可显示引导模式状态,及增加引导器新老版本的切换功能. 友情提示,如果你的主板为NVIDIA芯片组,而不能识别网卡的,请尝试使用手动加NVIDIA驱动. 还有其它功能,未能一一列出. =============================================================================== 软件特色功能如下： 1. 为装好的Win2K/XP/2K3/VISTA/2008系统加入DOS入口,方便维护与备份还原系统. 2. 支持进入DOS时设置密码,密码采用MD5加密,纯绿色软件,不写引导区. 3. 内置200多种网卡驱动,实现GHOST网络刻隆及DOS下访问局域网的共享资源. 4. 全中文的操作方式,让您使用时更简单,支持DOS下显示中文及五笔拼音输入. 5. 完全傻瓜化的网刻模式,让没用过本软件的用户也能轻松实现网刻. 6. 支持引导自已制作IMG镜像,并且支持引导自己制作的无限大小IMG镜像. 7. 全自动化的中文一键恢复/备份,让您备份/恢复系统时更简便. 8. 支持系统盘为NTFS分区,支持读取. 修改. 删除. 复制NTFS分区内容. 9. 内置软件如:NT系统密码清除,DISKGEN. SPFDISK. Ghost等软件. 10.支持DOS驱动SATA. SCSI. 1394. USB. PCMCIA等设置,可直接在DOS下访问. 11.首家独创全面支持nVIDIA全系列网卡网刻,更多精采内容请查阅“说明文件”. =============================================================================== MaxDOS 7.1 　使用前注意事项及常见问题: 重要1: 如果您的机器中同时安装了双系统并且有VISTA或2008系统,请勿必在您的VISTA或 2008系统中安装MaxDOS否则可能不能正常启动MaxDOS,请至我们网站下载专用版本. 重要2: 7.1 版需要专用网刻服务端支持,网刻前请先下载网刻服务端,并且设置好服务端后方能进入客户端网刻,服务端下载及网刻教程地址 http://pzz.cn/bbs/read.php?tid=50400 网刻前请先关闭局域网中的其它DHCP服务器,以免出现IP分配冲突,造成连接不上服务端. 重要3: 7.1 版的Max防病毒功能需要专用的防病毒控制服务端,如果您安装了防病毒客户端后请至我们的网站 http://pzz.cn/bbs/read.php?tid=50433 中下载专用的防病毒服务端方能实现防病毒功能,如果您不需要该功能可以控制面板中的添加删除程序中卸载. 重要4: 7.1 版中的Max防病毒功能主要针对网吧或企

一般软件使用

4,164

社区成员

38,513

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章