小弟做毕业设计，紧急求助！求各位大神用quartus 2给做个CAM！

[luckystar0531]

小弟做毕业设计，做基于FPGA 的报文检测系统，主要用到的是状态检测模块，其中有两个模块CAM和SRAM的设置！其中CAM在CAM中主要存放5组信息：源端口，目的端口，源地址，目的地址，协议域。CAM数据结构为
高 72位
71 64 63 32 31 16 15 8 7 0
硬件自动置1 源IP地址 源端口 协议域 有效位1
无效位0
8 32 16 8 8
低 72位
71 64 63 32 31 16 15 0
硬件自动置1 目的IP地址 目的端口 有效位 1
无效位 0
8 32 16 16
SRAM的数据结构

31 16 15 14 13 12 0
指针 ASSURED 状态位 时间戳
ASSURED标志位：当为0时，没有保障，报文会被丢弃；
当为1时，有保障。报文不会被丢弃。
求各位大神紧急帮助啊，写出这2个模块的源代码来，用VHDL语言，小弟懂的太少，希望得到大家的帮忙！谢谢各位大神了！！！！

[爆板流]

给分吧~~~哈哈