【紧急求助】Xilinx Virtex6 FPGA与PC端千兆网口通信问题

[旅途尽美]

这段时间在调试FPGA与PC的千兆网口通信，用到Virtex6 Tri Mode Ethernet IP Core，遇到诸多问题，例如：

1、我用的是xilinx的virtex6中的tri_ethnet_mac_IP CORE中自带的example程序，直接与PHY芯片链接，并用UCF配置好管脚后，是不能编译成功的，最后修改了其中的GTX_CLK为差分输入，并增添PHY_RESET信号等，终于可以调试通过了；

2、PC至FPGA时，利用winpcap发送UDP数据（源MAC地址为本机地址，目的MAC地址为受限广播地址，全F，剩下的其他字段则根据协议随便设置，包括目的IP和源IP都是随意设置的），这时，用chipscope可以抓到PC发往FPGA的数据，PC端的wireshark抓包工具也可以抓到发送的数据，表面PC至FPGA是导通的，这里没有多大的问题；

3、问题在于FPGA至PC时，用的同样是IP CORE中的example程序修改而来的，即与PC至FPGA所用的程序是一样的，但是这里遇到了一些困惑：
1）没有在程序里面封装UDP帧格式，而是直接采用winpcap发送过来的标准的UDP帧进行操作，即程序中没有协议封装的模块，因为觉得来的数据本来就是封装好的UDP数据了，所以没有添加，这样做有问题吗？
2）严格按照以太网下的UDP协议封装后，直接通过PHY芯片发送至PC，用wireshark依旧没有抓到包，此问题怎么破？
3）FPGA发数据到PC，除了协议封装之类的问题，速率、时钟方面不甚了解，需要注意哪些问题吗？

4、FPGA与PC端，用TEMAC中的example程序调试千兆网口，已经搞了一个多星期了，没有头绪了，还望各位小伙伴们多指导、探讨......

5、用chipscope将TEMAC发往PHY芯片与接收来自PHY芯片的数据都分析了，没有错误，并且数据可以保证是发送给PHY芯片了，但PC端的wireshark还是抓不到FPGA发至PC端的数据啊.......

不知有伙伴做过类似或者正在做这方面东西的吗？求探讨，求指导啊......

可+Q：441858815

[旅途尽美]

大伙来看看啊......困扰一个多星期啦，不知2013年能否解决这个问题呢、、、、、、不然就变成跨年难题了

[falloutmx]

PC和FPGA是否是直连的？FPGA外接的是千兆phy还是switch？ 首先明确一个事情，如果你的抓包软件没问题，且FPGA外部phy没问题，那么你发的UDP包有错误一样能抓到。我发数据为0101010101的包，用wireshark一样能抓到。 量下TXD、TXEN、TXCK，如果是自己做的板子，不排除布局布线有问题

[旅途尽美]

0、感谢falloutmx的回答； 1、PC与FPGA是直接通过网线连接的； 2、FPGA外接的是千兆PHY，即88E1111； 3、板子并非自己制作，本人只负责开发； 4、chipscope抓包时，触发信号用的就是TEMAC发往PHY芯片的TXEN信号，此时能够抓到完整的TXD； 5、这问题真心有点奇葩，不知怎么破，破不了就进行不了下一个步骤啊...... 6、再次请求各位伙伴多多指导，多多回复

[falloutmx]

你用chipscope抓的是FPGA里的数据。为了保险，还是用示波器量管脚的好。 还有，你可以在FPGA内部直接把输入输出连接起来做环回，看能不能抓到包。能抓到，就是FPGA内部的逻辑问题，抓不到，就是外部电路的问题

[falloutmx]

是做外部环回，phy给FPGA的数据直接再送回phy。然后在PC端抓包

[旅途尽美]

1、实验室使用示波器不方便，暂时不想使用示波器； 2、FPGA内部直接将输入输出连接起来做环回，route会报错，编译不通过啊？ 3、能抓到数据，则是FPGA内部逻辑问题？抓不到，则是外部电路问题？这是为何呢？

[旅途尽美]

前段时间做上位机的软件了......我测试过PHY的问题，好像也是不行，我用的PHY芯片是88E1111，不知道falloutmx君做过相关的东西没？可否加Q交流探讨一下

[旅途尽美]

感谢各位，此问题在前段时间已得到解决，根本原因在于PHY芯片88E1111的时序问题！

[旅途尽美]

感谢falloutmx君，结贴给了40分，不知你是否收到.......

[上官紫虞]

楼主，请问下，你的问题如何解决的