社区
硬件设计
帖子详情
dsp的寄存器数量, cpu的寄存器数量
registercsdn
2014-08-22 03:58:54
cpu 大概有几十个寄存器
dsp 的寄存器成千上万
这样说dsp的的运算能力比cpu要强很多倍?
dsp有这么多个寄存器,为什么dsp的体积还这么小?
...全文
477
3
打赏
收藏
dsp的寄存器数量, cpu的寄存器数量
cpu 大概有几十个寄存器 dsp 的寄存器成千上万 这样说dsp的的运算能力比cpu要强很多倍? dsp有这么多个寄存器,为什么dsp的体积还这么小?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
a7458969
2014-10-09
打赏
举报
回复
DSP也是RISC的,LOAD-STORE存储方式,从通用处理器的角度来看,寄存器多少和运行速度没关系,只不过DSP有硬件乘法器等外设罢了。
用户 昵称
2014-08-25
打赏
举报
回复
光有寄存器有什么用,cpu的寄存器都内部使用了,谁清楚实现硬件加速需要多少个内部寄存器,比如除法。dsp如果做成通用cpu,达到电脑cpu的性能,那大小就不见得了。
fly 100%
2014-08-24
打赏
举报
回复
不能单纯用代码行数评价软件的好坏吧 性能也是有很多的因素的 比如主频 cache 总线访问的效率...
TMS320C28x系列
DSP
的
CPU
与外设(下)
本书详细介绍了TMS320C28x系列
DSP
的事件管理器、模-数转换器、32位
CPU
定时器、多通道缓冲串行口、串行外设接口、串行通信接口、增强型区域网络控制器、通用输入/输出多路复用器,以及电气特性和机械数据等内容。本书可供高等学校电子、通信、计算机、自动控制和电力电子技术等专业的高年级本科生及研究生作为教科书或参考书,也可作为各领域中从事信号处理、控制和电力电子技术的科研及工程技术人员的参考书籍 目录 第11章事件管理器(EV) 11.1事件管理器功能概述 11.1.1事件管理器功能 11.1.2 EV的增强特性 11.1.3事件管理器的
寄存器
地址 11.1.4通用目的(GP)定时器 11.1.5使用GP定时器产生PWM输出 11.1.6全比较单元 11.2 PWM电路 11.2.1有比较单元的PWM电路 11.2.2 PWM信号的产生 11.2.3空间向量PWM 11.3捕捉单元 11.3.1捕捉单元概述 11.3.2捕捉单元的操作 11.3.3捕捉单元的FIFO堆栈 11.3.4捕捉中断 11.3.5正交编码脉冲电路(QEP) 11.4事件管理器的中断 11.4.1事件管理器中断概述 11.4.2 EV中断请求和服务 11.5事件管理器的
寄存器
11.5.1
寄存器
概述 11.5.2定时器
寄存器
11.5.3比较控制
寄存器
11.5.4 比较行为控制
寄存器
11.5.5捕捉单元
寄存器
11.5.6事件管理器中断标志
寄存器
11.5.7事件管理器控制
寄存器
11.5.8
寄存器
位设置的区别 第12章模-数转换器(ADC) 12.1 ADC模块的特点 12.2 自动转换序列发生器的工作原理 12.2.1序列采样模式 12.2.2并发采样模式 12.2.3并发采样双序列发生器模式举例 12.2.4并发采样级联序列发生器模式举例 12.3连续自动序列化模式 12.3.1序列发生器启动/停止模式 12.3.2并发采样模式 12.3.3输入触发描述 12.3.4序列转换过程中的中断操作 12.4 ADC时钟预定标器 12.5低功耗方式 12.6加电顺序 12.7序列发生器的替换特性 12.8 ADC
寄存器
12.8.1 ADC控制
寄存器
12.8.2最大转换通道
寄存器
12.8.3 自动序列状态
寄存器
12.8.4 ADC状态和标志
寄存器
12.8.5 ADC输入通道选择序列控制
寄存器
12.8.6 ADC转换结果缓冲
寄存器
第13章 32位
CPU
定时器O/1/2 13.1
CPU
定时器的结构与工作原理 13.2
CPU
定时器的
寄存器
13.2.1定时器计数器
寄存器
13.2.2定时器计数器
寄存器
高位 13.2.3定时器周期
寄存器
13.2.4定时器周期
寄存器
13.2.5定时器控制
寄存器
13.2.6定时器预定标计数器低位 13.2.7定时器预定标计数器高位 第14章 多通道缓冲串行E!(McBSP) 14.1概述 14.1.1 McBSP介绍 14.1.2
寄存器
一览 14.1.3 McBSP操作 14.1.4 McBSP的采样率发生器 14.1.5 McBSP的意外/出错情况 14.2多通道选择模式 14.2.1通道、模块、分区 14.2.2 A-bis模式 14.2.3 SPI仂、议 14.3配置接收器和发送器 14.3.1接收器配置 14.3.2发送器配置 14.4仿真和复位事项 14.4.1 McBSP仿真模式 14.4.2数据打包实例 14.4.3 GPIO功能 14.5 McBSP的FIFO和中断 14.5.1 McBSP的FIFO概述 14.5.2 FIFO模式下McBSP的功能性与局限性 14.5.3 McBSP的FIFO操作 14.5.4 McBSP接收中断的产生 14.5.5 McBSP发送中断的产生 14.5.6 McBSP FIFO
寄存器
的说明 14.6 McBSP
寄存器
14.6.1 数据接收和发送
寄存器
14.6.2串行口控制
寄存器
(SPCRl和SPCR2) 14.6.3接收控制
寄存器
(RCRl和RCR2) 14.6.4发送控制
寄存器
(XCRl和XCR2) 14.6.5 采样率产生器
寄存器
(SRGRl和SRGR2) 14.6.6多通道控制
寄存器
(MCRl和MCR2) 14.6.7引脚控制
寄存器
(PCR) 14.6.8接收通道使能
寄存器
(RCERA-RCERH) 14.6.9发送通道使能
寄存器
(XCERA-XCERH) 14.6.10
寄存器
总结 第15章 串行外围接口(SPl) 15.1增强型SPI模块概述 15.2 SPI模块结构及工作原理 15.2.1 SPI模块信号总结 15.2.2 SPI模块
寄存器
概述 15.2.3 SPI操作 15.2.4 SPI中断 15.2.5数据格式 15.2.6波特率和时钟方案 15.2.7复位的初始化 15.2.8 SPI FIFO说明 15.3 SPI的
寄存器
组 15.3.1 SPI配置控制
寄存器
15.3.2 SPI 512作控制
寄存器
15.3.3 SPI状态
寄存器
15.3.4 SPI波特率
寄存器
15.3.5 SPI仿真缓冲
寄存器
15.3.6 SPI串行接收缓冲
寄存器
15.3.7 SPI串行发送缓冲
寄存器
15.3.8 SPI串行数据
寄存器
15.3.9 SPI FIFO发送、接收及控制
寄存器
15.3.10 SPI优先权控制
寄存器
15.4 SPI范例波形 第16章 串行通信接口(SCl) 16.1增强型SCI模块概述 16.2 SCI模块结构及工作原理 16.2.1 SCI模块信号总结 16.2.2多处理器和异步处理模式 16.2.3 SCI可编程数据格式 16.2.4 SCI多处理器通信 16.2.5空闲线多处理器模式 16.2.6地址位多处理器模式 16.2.7 SCI通信格式 16.2.8 SCI端口的中断 16.2.9 SCI波特率计算 16.2.10 SCI增强型特点 16.3 SCI
寄存器
组 16.3.1 SCI模块
寄存器
一览 16.3.2 SCI通信控制
寄存器
16.3.3 SCI控制
寄存器
1 16.3.4 SCI波特率选择
寄存器
组 16.3.5 SCI控制
寄存器
2 16.3.6 SCI接收状态
寄存器
16.3.7接收数据缓冲
寄存器
16.3.8 SCI发送数据缓冲
寄存器
16.3.9 SCI FIFO
寄存器
组 16.3.10优先权控制
寄存器
第17章 增强型区域网络控制器(eCAN) 17.1 eCAN的结构 17.1.1 CAN概述 17.1.2 CAN网络和模块 17.1.3 eCAN控制器概述 17.1.4 消息对象 17.1.5消息邮箱 17.2 eCAN的
寄存器
17.3 eCAN配置 17.3.1 CAN模块初始化 17.3.2分步配置eCAN 17.3.3远程帧邮箱操作 17.3.4中断 17.3.5 CAN功率下降模式 第18章 通用输入/输出(GPIO)多路复用器 18.1 GPIO多路复用器 18.2 GPIO多路复用器的
寄存器
第19章 电气特性和机械数据 19.1 电气特性 19.2 机械数据 附录A
寄存器
速查参考 附录A.1
CPU
寄存器
速查参考 A.1.1访问
CPU
寄存器
的指令和复位值 A.1.2
寄存器
图解 附录A.2事件管理器EV
寄存器
一览 附录A.3 片内ADC
寄存器
一览 附录A.4串行外围接El SPI
寄存器
一览 附录A.5 串行通信接 SCI
寄存器
一览 附录A.6
CPU
定时器0/1/2的
寄存器
一览 附录A.7多通道缓冲串行ISl McBSP
寄存器
一览 附录A.8 eCAN
寄存器
一览 附录A.9通用I/0 H GPIO
寄存器
一览 附录A.IO时钟、系统控制及PIE
寄存器
一览 附录A.11片内Flash、OTP
寄存器
一览 附录A.12外设接H XINTF的
寄存器
一览 附录B 词汇表 参考文献
DSP
5416定时器功能实现
/************************************************************* *Copyright (c) 2005,北京精仪达盛科技有限公司研发部 *All rights reserved * *文件名称:tms320uc5402.h *文件标示: *摘 要:本文件内容为TMS320UC5402
DSP
寄存器
定义头文件 *
寄存器
都以指针方式进行寻址 * *当前版本:1.0 *作 者:王飞 *完成日期:2005年2月17日 * *取代版本: *原作者 : *完成日期: *************************************************************/ #ifndef TMS320UC5402_H #define TMS320UC5402_H /*TMS320UC5402
CPU
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define IMR *(volatile unsigned int *)0x0000 /*中断屏蔽
寄存器
*/ #define IFR *(volatile unsigned int *)0x0001 /*中断标志
寄存器
*/ #define ST0 *(volatile unsigned int *)0x0006 /* 状态
寄存器
0 */ #define AL *(volatile unsigned int *)0x0008 /* 低16位A 累加器
寄存器
*/ #define AH *(volatile unsigned int *)0x0009 /* 高16位A 累加器
寄存器
*/ #define AG *(volatile unsigned int *)0x000A /* Accumulator A guard bits (39–32) */ #define BL *(volatile unsigned int *)0x000B /* 低16位B 累加器
寄存器
*/ #define BH *(volatile unsigned int *)0x000C /* 高16位B 累加器
寄存器
*/ #define BG *(volatile unsigned int *)0x000D /* Accumulator B guard bits (39–32) */ #define TREG *(volatile unsigned int *)0x000E /* 临时
寄存器
*/ #define TRN *(volatile unsigned int *)0x000F /* 传输
寄存器
*/ #define AR0 *(volatile unsigned int *)0x0010 /* 辅助
寄存器
0 */ #define AR1 *(volatile unsigned int *)0x0011 /* 辅助
寄存器
1 */ #define AR2 *(volatile unsigned int *)0x0012 /* 辅助
寄存器
2 */ #define AR3 *(volatile unsigned int *)0x0013 /* 辅助
寄存器
3 */ #define AR4 *(volatile unsigned int *)0x0014 /* 辅助
寄存器
4 */ #define AR5 *(volatile unsigned int *)0x0015 /* 辅助
寄存器
5 */ #define AR6 *(volatile unsigned int *)0x0016 /* 辅助
寄存器
6 */ #define AR7 *(volatile unsigned int *)0x0017 /* 辅助
寄存器
7 */ #define SP *(volatile unsigned int *)0x0018 /* 堆栈
寄存器
*/ #define BK *(volatile unsigned int *)0x0019 /* Circular buffer size register */ #define BRC *(volatile unsigned int *)0x001A /* 块重复计数器
寄存器
*/ #define RSA *(volatile unsigned int *)0x001B /* 块重复开始地址
寄存器
*/ #define REA *(volatile unsigned int *)0x001C /* 块重复结束地址
寄存器
*/ #define PMST *(volatile unsigned int *)0x001D /* 处理器模式状态
寄存器
*/ #define XPC *(volatile unsigned int *)0x001E /* 扩展程序页
寄存器
*/ /*TMS320UC5402 外围
寄存器
~~~~~~~~~~~~~~~~~~~~*/ /*TMS320UC5402 多通道缓存串口0
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define DRR20 *(volatile unsigned int *)0x0020 /* McBSP0数据接收
寄存器
2 */ #define DRR10 *(volatile unsigned int *)0x0021 /* McBSP0数据接收
寄存器
1 */ #define DXR20 *(volatile unsigned int *)0x0022 /* McBSP0数据发送
寄存器
2 */ #define DXR10 *(volatile unsigned int *)0x0023 /* McBSP0数据发送
寄存器
1 */ #define SPSA0 *(volatile unsigned int *)0x0038 /* McBSP0 subbank 地址
寄存器
*/ #define SPSD0 *(volatile unsigned int *)0x0039 /* McBSP0 subbank 数据
寄存器
*/ /*TMS320UC5402 定时器0
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define TIM *(volatile unsigned int *)0x0024 /* 定时器0
寄存器
*/ #define PRD *(volatile unsigned int *)0x0025 /* 定时器0周期计数器
寄存器
*/ #define TCR *(volatile unsigned int *)0x0026 /* 定时器0控制
寄存器
*/ /*TMS320UC5402 等待状态
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define SWWSR *(volatile unsigned int *)0x0028 /* 软件等待状态
寄存器
*/ #define BSCR *(volatile unsigned int *)0x0029 /* bank-switching control register */ #define SWCR *(volatile unsigned int *)0x002B /* 软件等待状态控制
寄存器
*/ /*TMS320UC5402 主机通讯接口
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define HPIC *(volatile unsigned int *)0x002C /* 主机通讯接口控制
寄存器
*/ /*TMS320UC5402 定时器1
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define TIM1 *(volatile unsigned int *)0x0030 /* 定时器1
寄存器
*/ #define PRD1 *(volatile unsigned int *)0x0031 /* 定时器1周期计数器
寄存器
*/ #define TCR1 *(volatile unsigned int *)0x0032 /* 定时器1控制
寄存器
*/ /*TMS320UC5402 通用IO
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define GPIOCR *(volatile unsigned int *)0x003C /* 通用IO引脚控制
寄存器
*/ #define GPIOSR *(volatile unsigned int *)0x003D /* 通用IO引脚状态
寄存器
*/ /*TMS320UC5402 多通道缓存串口1
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define DRR21 *(volatile unsigned int *)0x0040 /* McBSP1数据接收
寄存器
2 */ #define DRR11 *(volatile unsigned int *)0x0041 /* McBSP1数据接收
寄存器
1 */ #define DXR21 *(volatile unsigned int *)0x0042 /* McBSP1数据发送
寄存器
2 */ #define DXR11 *(volatile unsigned int *)0x0043 /* McBSP1数据发送
寄存器
1 */ #define SPSA1 *(volatile unsigned int *)0x0048 /* McBSP1 subbank 地址
寄存器
*/ #define SPSD1 *(volatile unsigned int *)0x0049 /* McBSP1 subbank 数据
寄存器
*/ /*TMS320UC5402 DMA
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define DMPREC *(volatile unsigned int *)0x0054 /* DMA通道优先级,使能控制
寄存器
*/ #define DMSA *(volatile unsigned int *)0x0055 /* DMA subbank 地址
寄存器
*/ #define DMSDI *(volatile unsigned int *)0x0056 /* DMA subbank 数据自增
寄存器
*/ #define DMSDN *(volatile unsigned int *)0x0057 /* McBSP1 subbank 数据
寄存器
*/ /*TMS320UC5402 PLL
寄存器
~~~~~~~~~~~~~~~~~~~~*/ #define CLKMD *(volatile unsigned int *)0x0058 /* 时钟模式
寄存器
*/ /*TMS320UC5402 多通道缓存串口子地址 ~~~~~~~~~~~~~~~~~~~~*/ #define SPCR1 0x00 /* 串口控制
寄存器
1 */ #define SPCR2 0x01 /* 串口控制
寄存器
2 */ #define RCR1 0x02 /* 接收控制
寄存器
1 */ #define RCR2 0x03 /* 接收控制
寄存器
2 */ #define XCR1 0x04 /* 传送控制
寄存器
1 */ #define XCR2 0x05 /* 传送控制
寄存器
2 */ #define SRGR1 0x06 /* 采样率产生
寄存器
1 */ #define SRGR2 0x07 /* 采样率产生
寄存器
2 */ #define MCR1 0x08 /* 多通道
寄存器
1 */ #define MCR2 0x09 /* 多通道
寄存器
2 */ #define RCERA 0x0A /* 接收通道使能
寄存器
A */ #define RCERB 0x0B /* 接收通道使能
寄存器
B */ #define XCERA 0x0C /* 发送通道使能
寄存器
A */ #define XCERB 0x0D /* 发送通道使能
寄存器
B */ #define PCR 0x0E /* 引脚控制
寄存器
*/ /*TMS320UC5402 DMA子地址 ~~~~~~~~~~~~~~~~~~~~*/ #define DMSRC0 0x00 /* DMA通道0源地址
寄存器
*/ #define DMDST0 0x01 /* DMA通道0目的地址
寄存器
*/ #define DMCTR0 0x02 /* DMA通道0单元数目
寄存器
*/ #define DMSFC0 0x03 /* DMA通道0同步选择、桢数计数
寄存器
*/ #define DMMCR0 0x04 /* DMA通道0传送模式控制
寄存器
*/ #define DMSCR1 0x05 /* DMA通道1源地址
寄存器
*/ #define DMDST1 0x06 /* DMA通道1目的地址
寄存器
*/ #define DMCTR1 0x07 /* DMA通道1单元数目
寄存器
*/ #define DMSFC1 0x08 /* DMA通道1同步选择、桢数计数
寄存器
*/ #define DMMCR1 0x09 /* DMA通道1传送模式控制
寄存器
*/ #define DMSRC2 0x0A /* DMA通道2源地址
寄存器
*/ #define DMDST2 0x0B /* DMA通道2目的地址
寄存器
*/ #define DMCTR2 0x0C /* DMA通道2单元数目
寄存器
*/ #define DMSFC2 0x0D /* DMA通道2同步选择、桢数计数
寄存器
*/ #define DMMCR2 0x0E /* DMA通道2传送模式控制
寄存器
*/ #define DMSRC3 0x0F /* DMA通道3源地址
寄存器
*/ #define DMDST3 0x10 /* DMA通道3目的地址
寄存器
*/ #define DMCTR3 0x11 /* DMA通道3单元数目
寄存器
*/ #define DMSFC3 0x12 /* DMA通道3同步选择、桢数计数
寄存器
*/ #define DMMCR3 0x13 /* DMA通道3传送模式控制
寄存器
*/ #define DMSRC4 0x14 /* DMA通道4源地址
寄存器
*/ #define DMDST4 0x15 /* DMA通道4目的地址
寄存器
*/ #define DMCTR4 0x16 /* DMA通道4单元数目
寄存器
*/ #define DMSFC4 0x17 /* DMA通道4同步选择、桢数计数
寄存器
*/ #define DMMCR4 0x18 /* DMA通道4传送模式控制
寄存器
*/ #define DMSRC5 0x19 /* DMA通道5源地址
寄存器
*/ #define DMDST5 0x1A /* DMA通道5目的地址
寄存器
*/ #define DMCTR5 0x1B /* DMA通道5单元数目
寄存器
*/ #define DMSFC5 0x1C /* DMA通道5同步选择、桢数计数
寄存器
*/ #define DMMCR5 0x1D /* DMA通道5传送模式控制
寄存器
*/ #define DMSRCP 0x1E /* DMA源程序页地址(控制通道) */ #define DMDSTP 0x1F /* DMA目的程序页地址(控制通道) */ #define DMIDX0 0x20 /* DMA单元索引地址
寄存器
0 */ #define DMIDX1 0x21 /* DMA单元索引地址
寄存器
1 */ #define DMFRI0 0x22 /* DMA桢索引
寄存器
0 */ #define DMFRI1 0x23 /* DMA桢索引
寄存器
1 */ #define DMGSA 0x24 /* DMA全局源地址重装
寄存器
*/ #define DMGDA 0x25 /* DMA全局目的地址重装
寄存器
*/ #define DMGCR 0x26 /* DMA全局计数重装
寄存器
*/ #define DMGFR 0x27 /* DMA全局桢计数重装
寄存器
*/ #endif
3.2.2 DEC5502_CACHE_
DSP
高速缓存_
cpu
内部存储器_
一般
CPU
执行的指令和执行指令所需要的数据都来自内存,而
CPU
访问片内
寄存器
数据的速度比访问内存的速度要快 30 倍,CACHE 就是设置在
CPU
内部的存储区域
TMS320C28X
CPU
汇编语言指令手册
前言 本手册描述TMS320C28x 32位定点数字信号处理器的中央处理单元及其汇编语言,这些描述适用于以此
CPU
为核心的那些数字信号处理器,主要内容安排如下: 第一章 体系结构概览 本章主要介绍TMS320C28x 系列
DSP
的T320C2800核,包括存储器映射,存储器与核及片内外围间的借口 第二章 中央处理单元(
CPU
) 本章介绍
CPU
的体系结构、
寄存器
及基本功能。包括
CPU
中重要
寄存器
和状态
寄存器
ST0 和ST1的.标志、控制位的详细描述。 第三章 中断与复位 本章主要介绍中断及
CPU
的中断处理,解释复位对
CPU
的影响,讨论
CPU
中断服务优先级机制所能完成的自动上下文保护等问题。. 第四章 流水线 本章讨论指令流水线的状态与操作,使读者初步了解利用保护流水线延迟的方式来提高应用程序效率方法。 第五章 寻址方式 本章主要介绍利用汇编语言指令访问
寄存器
、存储器的模式,包括操作码中的有关寻址方式的编码信息。. 第六章 汇编语言指令 本章提供指令系统的汇总及其详细描述。部分指令提供了实例。本章还包括奇地址32位访问的对齐问题。 第七章 仿真功能 本章主要介绍 TMS320C28x的仿真特性 TMS320C28x的仿真特性仅需个JTAG口附加两个仿真引脚。. 附录
寄存器
快速参考
单片机与
DSP
中的
DSP
配置头文件
一般来说,不管是哪个公司生产的
DSP
芯片,它们都包括很多存储器映射的
CPU
寄存器
和外设电路
寄存器
,它们在
DSP
的数据存储空间中的固定位置,在编程中需要经常对它们进行操作,因此需要编写一个头文件,预先把这些
寄存器
的名称和它们在数据存储空间的地址一一对应起来。针对某款
DSP
芯片编写的头文件对所有的基于该款
DSP
的程序都是通用的,本案例是基于TI公司的C2000
DSP
系列的LF2407开发的,所以头文件lf2407_regs.h就是LF2407A的所有
寄存器
的配置文件,具体程序如下所示,由于
DSP
片上外设丰富,涉及到的
寄存器
也非常多,因此在头文件中对所有片上的
寄存器
都进行定义是非常必要的。本程序对
硬件设计
6,125
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章