加法器: 有若干个位就要有若干个脉冲时间片吗?

sakoky 2015-09-18 09:20:43
加法的过程,进位是不是需要一位一位的进位,例如,32位整数类型int从第0位开始到第31位。
那么岂不是一个整数的加法需要32个时钟脉冲? 64位的整数加法需要翻倍的时间?
...全文
194 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
mewiteor 2015-09-21
  • 打赏
  • 举报
回复
falloutmx 2015-09-21
  • 打赏
  • 举报
回复
当然不是,可以并行计算的。你搜下全加器或超前进位加法器
中南大学信息院《数字电子技术基础》 期终考试试题(110分钟)(第二套) 一、填空题:(每空1分,共16分) 1.逻辑函数有四种表示方法,它们分别是( )、( )、( )和( )。 2.将2012个“1”异或起来得到的结果是( )。 3.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是( )电路和( )电路。 4.施密特触发器有( )个稳定状态.,多谐振荡器有( )个稳定状态。 5.已知Intel2114是1K* 4的RAM集成电路芯片,它有地址线( )条,数据线( )条。 6.已知被转换的信号的上限截止频率为10kHz,则A/D转换器的采样频率应高于( )kHz;完成一次转换所用的时间应小于( )。 7.GAL器件的全称是( ),与PAL相比,它的输出电路是通过编程设定其( )的工作模式来实现的,而且由于采用了( )的工艺结构,可以重复编程,使用更为方便灵活。 二、根据要求作题:(共16分) 1.试画出用反相器和集电极开路与非门实现逻辑函数 。 2、图1、2中电路由TTL门电路构成,图3由CMOS门电路构成,试分别写出F1、F2、F3的表达式。 三、已知电路及输入波形如图4(a)(b)所示,其中FF1是D锁存器,FF2是维持-阻塞D触发器,根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 (8分) 四、分析图5所示电路,写出Z1、Z2的逻辑表达式,列出真值表,说明电路的逻辑功能。 (10分) 五、设计一8421BCD码的判奇电路,当输入码含奇数个“1”时,输出为1,否则为0。要求使用两种方法实现: (20分) (1)用最少与非门实现,画出逻辑电路图; (2)用一片8选1数据选择器74LS151加若干门电路实现,画出电路图。 六、电路如图6所示,其中RA=RB=10kΩ,C=0.1μf,试问: 1.在Uk为高电平期间,由555定时器构成的是什么电路,其输出U0的频率f0=? 2.分析由JK触发器FF1、FF2、FF3构成的计数器电路,要求:写出驱动方程和状态方程,画出完整的状态转换图; 3.设Q3、Q2、Q1的初态为000,Uk所加正脉冲的宽度为Tw=5/f0,脉冲过后Q3、Q2、Q1将保持在哪个状态? (共15分) 七、集成4二进制加法计数器74161的连接图如图7所示,是预置控制端;D0、D1、D2、D3是预置数据输入端;Q3、Q2、Q1、Q0是触发器的输出端,Q0是最低,Q3是最高;为低电平时电路开始置数,为高电平时电路计数。试分析电路的功能。要求: (15分) (1)列出状态转换表; (2)检验自启动能力; (3)说明计数模值。

1,025

社区成员

发帖
与我相关
我的任务
社区描述
Linux /Unix kernel支持不同的硬件体系,X86, ARM, MIPS, 等等
社区管理员
  • CPU和硬件区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧