modelsim仿真时怎样查看主模块内部的寄存器值

chunfen2634161233 2015-11-14 10:30:19
imulate testbench后怎么查看主模块内的64bit寄存器的值
...全文
1066 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
chunfen2634161233 2015-11-14
  • 打赏
  • 举报
 回复
求助各位大神
MIPS流水线CPU设计（武汉大学计算机学院专用）
本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计...在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
32位MIPS单周期CPU设计（武汉东湖学院、武汉大学...）
用仿真软件Modelsim对汇编程序进行仿真测试. 1. 熟悉硬件描述语言（Verilog）和仿真软件Modelsim； 2. 用硬件描述语言（Verilog）设计程序计数器模块（PcUnit）； 3. 用硬件描述语言（Verilog）设计指令存储器模块...
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码，学会testbench文件的自动生成和modelsim模型的验证。对于初学者，能掌握基于simulink的FPGA代码自动生成技术，会加速初学者开发复杂的FPGA算法的本领。
LFSR.rar_ lfsr verilog_LFSR in verilog_LFSR verilog_LFSR 八位_vhdl
verilog实现的8阶伪随机序列发生器，文件包含了三种主要模块：控制模块，ROM模块，线性反馈移位寄存器（LFSR）模块。已经通过modelsim仿真验证。
i2c verilog
用verilog描述的i2c代码 二线I2C CMOS...Signal模块是测试用的，以前只接触过一些简单的testbench,在这次实验中，由于testbench理解的不透彻，用modelsim仿真的时候地址和数据线处于不定态，但是整个的时序是正确的。
嵌入开发(WinCE)

19,502

社区成员

41,568

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 嵌入开发(WinCE)
社区管理员
  • 嵌入开发(WinCE)社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章