请教 ps是如何通过基地址访问外设pl的

狂羁青马 2016-04-05 08:59:59

我们在搭接电路时，会给我们自定义pl部分的IP分配一个基地址例如#define XPAR_MYIP_0_S00_AXI_BASEADDR 0X43C00000 这个基地址是做什么用的呢是通过基地址加偏移地址可以访问ip内的各个寄存器吗？？是的话怎么看各个寄存器对于的地址 cpu 以一种映射寄存器到内存的方式来访问，还是直接访问？？希望帮忙解答

...全文

4193 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

goodyun82 2016-07-20

打赏
举报

回复

内存映射的把

STM32 对外设基地址，总线外设基地址和寄存器基地址的理解前言本博文基于STM32F103ZET6和MDK以及V3.5.0库函数；本博文从Cortex-M3内核的寻址空间映射一直聊到库函数是怎样配置具体的某一个寄存器；如有不足之处，多多指教； Cortex-M3存储器映射由于STM32系列芯片为32位处理器，所谓32位处理器，也即是地址总线有32根，可寻址空间为2^32=4GB;如下图从图片上可以看出，ARM公司已经为芯片生产厂商们划分好了存储映射空间；并且，0x4000000.

在ZYNQ 中，PL 端的外围电路通过AXI 4 接口与PS 连接。petalinux 提供了一种在应用程序中直接访问PL 物理端口地址的方法。从而使访问PL 外设变得简单。

FPGA设计论坛 2022-09-16 10:15 发表于陕西构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互来说，PL端的BRAM毕竟容量有限，很难用BRAM作为两者间的数据缓存器。对于这样的应用来说，利用DDR3作为PS端与PL端之间交互的数据缓存器是最合适不过的。 1.工程规划再Ze

片上外设区分为四条总线，根据外设速度的不同，不同总线挂载着不同的外设， APB1 挂载低速外设，APB2 和 AHB 挂载高速外设。相应总线的最低地址我们称为该总线的基地址，总线基地址也是挂载在该总线上的首个外设的地址。APB1 总线的地址最低，因此片上外设就从这这个地址开始，也称外设基地址。（1）总线基地址从存储器映射那张图的 Block2 可以看到，分为 4 大块，每块都有一...

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ开发系列——PS和PL交互之PS端开发前言函数封装后记前言前面《ZYNQ开发系列——使用AXI4LITE接口进行PS和PL交互》我们将PL的AXI4LITE SLAVE模块准备就绪了。这一篇我们将PS端驱动也封装好，后面就能方便的利用函数来进行总线的读写了。函数封装之前我们在配置PS的时候总线的地址为：那怎么对这个地址进行操作呢，应该有个文档。不过我直接在其他函数中找到其方法是最快的，因为我暂时忘了手册标题是什么了，.

CPU和硬件区

1,025

社区成员

562

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章