OV5640设置图像显示

Eidolon_li 2016-09-09 03:46:02

大家好，现在发现一个问题：
关于OV5640设置问题，在0x3800 ~0x3810之间，为设置图像输出的问题，我现在想要做的是固定分辨率，显示5M全部图像，设置了寄存器，发现有些寄存器，与设置的毫不相关，请问有没有搞过OV5640 CMOS的，帮忙解释一下：
1，设置0x3808 ~0x380b 为设置寄存器分辨率
2，设置0x3804~0x3807为设置图像输出的起始点
为什么，更改0x3804~0x3807，图像的显示不发生变化，求指教

...全文

1339 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

dreammmmer 2016-10-11

打赏
举报

回复

你好，我也在做这个，也有很多问题，咱们俩可以互相交流交流，我的QQ：1126727823，加我时说：OV5640图像设置

OV5640摄像头+SDRAM显示例程Cyclone10 FPGA Verilog源码Quartus17.1工程文件+文档资料,FPGA为CYCLONE10LP系列中的10CL025YU256C8. 完整的Quartus工程文件，可以做为你的学习设计参考。采用 500 万像素的 OV5640 摄像头模组(模块型号：AN5640)为大家显示更高分辨率的视频画面。OV5640 摄像头模组最大支持 QSXGA (2592x1944)的拍照功能，支持 1080P、720P、 VGA、QVGA 视频图像输出。本实验将 OV5640 配置为 RGB565 输出，先将视频数据写入外部存储器，再从外部存储器读取送到 VGA、LCD 等显示模块。 module top( input clk, input rst_n, inout cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data //output cmos_rst_n, //cmos reset //output cmos_pwdn, //cmos power down //hdmi output output tmds_clk_p, output tmds_clk_n, output[2:0] tmds_data_p, //rgb output[2:0] tmds_data_n, //rgb output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data );

基于ov5640 500万像素自动对焦摄像头 FPGA图像采集缓冲和显示是学习FPGA图像视频处理的基础内附ov5640使用手册

通过ov5640拍摄图像，存储与sdram，再从sdram种读取并显示

OV5640 的寄存器配置是通过确的寄存器值让OV5640 输出我们需要的图像格式，分辨率配置成一样的， OV5640 们的例程中OV5640 配置成RGB565 关于OV5640 的寄存器还有很多很多，但很多寄存器用户无需去了解，寄存器的配置用户可以按照OV5640 的应用指南来配置就可以了。如果您想了解更多的寄存器的信息，可以参考 OV5640 的datasheet 中的寄存器说明。 FPGA 的I2C（也称为SCCB 接口）接口来配置。用户需要配置正实验中我们把摄像头输出分辨率和显示设备的摄像头输出的数据格式在以下的0x4300 的寄存器里配置，在我的输出格式。

FPGA读写OV5640摄像头显示例程 Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。本实验将采用 500 万像素的 OV5640 摄像头模组(模块型号：AN5640)为大家显示更高分辨率的视频画面。OV5640 摄像头模组最大支持 QSXGA (2592x1944)的拍照功能，支持 1080P、720P、 VGA、QVGA 视频图像输出。本实验将 OV5640 配置为 RGB565 输出，先将视频数据写入外部存储器，再从外部存储器读取送到 VGA、LCD 等显示模块。 module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data ); parameter

驱动程序开发区

1,318

社区成员

2,173

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章