社区
硬件设计
帖子详情
vivado调试时console无输出
wrblack
2017-03-04 11:23:00
本人新人,以前一直搞软件,刚接触这块zedboard zynq-7000 REV.D版本
最近按照《嵌入式系统软件硬件协同设计实战指南》的9.1章的跑马灯实验做,
发现进行调试时,板子上的灯的确能跑,但是console没有输出。
如上图,我的Run Configuration只能选这个端口,没有什么COM5之类的,之前用SD启动时接UART是COM5。
调试时控制台如下
日志如下
设备管理器如下
不知道是不是驱动的问题。
请大神们指点迷津!
...全文
1410
1
打赏
收藏
vivado调试时console无输出
本人新人,以前一直搞软件,刚接触这块zedboard zynq-7000 REV.D版本 最近按照《嵌入式系统软件硬件协同设计实战指南》的9.1章的跑马灯实验做, 发现进行调试时,板子上的灯的确能跑,但是console没有输出。 如上图,我的Run Configuration只能选这个端口,没有什么COM5之类的,之前用SD启动时接UART是COM5。 调试时控制台如下 日志如下 设备管理器如下 不知道是不是驱动的问题。 请大神们指点迷津!
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
invalid user name
2017-04-20
打赏
举报
回复
这个要设置一下才能显示来自串口的信息,但是具体设置方法我忘了。LZ在菜单里面找找吧。找不到直接用串口调试助手就好了。
vivado
,SDK,debug控制台
输出
乱码问题解决
vivado
SDK
调试
console
输出
和输入与板子之间的通讯使用串口通讯,如果上位机和下位机的波特率设置不匹配在控制台就会出现乱码的情况,如下图 将串口传输的波特率设置为115200,控制台
输出
得乱码问题便解决了,
Vivado
使用tcl命令生成
时
序确认报告(一)FPGA
在FPGA开发中,
时
序是一个重要的参数,它决定着FPGA的性能和稳定性。而在
Vivado
设计套件中,我们可以使用tcl命令来生成
时
序确认报告,以帮助我们更好地进行
时
序分析。以上是利用tcl命令生成
时
序确认报告的基本步骤。通过这种方式,我们可以更加方便地进行FPGA的开发和
调试
,提高开发效率和准确性。接下来,我们需要设置我们的工作目录,以便tcl脚本能够找到我们需要的文件。我们可以通过将以上代码保存为tcl脚本,并在Tcl
Console
中执行,来自动执行以上所有过程。接下来,我们就可以使用。
把
调试
信息打印到
console
的方法
如果在GUI的应用程序中要打印
调试
信息的话可以使用TRACE宏,如果要想把
调试
信息打印到控制台的窗口里,在vc里有这样的方法: Alloc
Console
(); 这样就出现一个控制台窗口.然后就可以
输出
了: HANDLE hOutput = GetStdHandle(STD_OUTPUT_HANDLE); TCHAR psz[] = _T("test..."); UINT cb = ls
Vivado
调试
记录1.1
时
间:2018/09/03 软件版本:
Vivado
2017.4 操作系统:Windows 10 报错提示: ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl
console
output or...... 解决方法: 查看log控制台
输出
结果为:ERROR: [VRFC 1...
Hardware ---
vivado
TCL使用
一. 准备 1.1 在开始菜单的Xilinx工具集中找到“
Vivado
xxxx.x Tcl Shell”,xxxx.x代表安装的
Vivado
版本号。在Shell中先将当前环境指向设计源文件的目录(注意路径中斜线方向是左斜杠):
Vivado
% cd C:/Users/GodWa/Desktop/SDK_Test/gate 1.2 指定一个设计文件的
输出
路径,所有生成的报告、结果文件等...
硬件设计
6,125
社区成员
11,293
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章