关于DDR3高频电路的设计和测试疑问

[K23428]

1.项目的板子上要用到两颗DDR3芯片，板子打样回来可能要进行测试，对示波器的采样率可能会有比较高的要求，不知道大家在设计中用的是什么示波器，最好有具体型号
2.既然说到DDR3了，有好些个问题都想问下。
像我们这种仅仅是使用内存颗粒而非研发颗粒芯片的企业，真的有必要去配这么贵的示波器吗？
如果真的出现了这种问题，而我们手头上又没有相关设备，或者即便有设备也搞不定，向哪儿寻求技术支持呢？
像DDR3这种高频器件在布局布线的时候，凭借一些经典的布局案例去照搬照套，这么干靠谱吗？（就是没有理论计算的支持，只靠经验，而且是别人的经验）
如果一定要进行各种仿真和计算，有哪些是必须的呢？

[curious_cat]

芯片的硬件设计指导一般会讲高速接口(DDR, 千兆网接口）该如何布线、PCB叠层如何设计； 把这些资料好好研究下，比什么都强。 简言之，就是做好阻抗匹配和PCB走线等长处理即可。 条件有限前提下，没有必要上那么高级的设备。

[K23428]

你好，你的意思是，不一定非要进行精确定量的仿真？

[xqhrs232]

也 对DDR的布线很恐惧！不知道怎么去布，没信心。

[curious_cat]

引用 2 楼 K23428 的回复:

你好，你的意思是，不一定非要进行精确定量的仿真？

交给专业的PCB LAYOUT公司做即可。 如果你自己就是很专业的LAYOUT工程师，那相关的技术你自己应该都会了。

[curious_cat]

引用 2 楼 K23428 的回复:

你好，你的意思是，不一定非要进行精确定量的仿真？

需要跟PCB厂沟通好，让他们跟你你需要的板厚、层数，提供一个叠层设计、阻抗设计； 让PCB LAYOUT人员按照该底层设计进行layout，参考PCB厂提供的信息；此时LAYOUT只需要把等长设计好就可以了。 DDR3接口对于专业PCB LAYOUT公司来说都是再普通不过的东西了。

[姓郝的]

http://www.mr-wu.cn/ddr-layout-rules-processes/