关于AD7768采集问题

三笠阿克曼曼 2017-10-31 04:33:55

在做FPGA控制AD7768采集的时候，输出信号dclk和drdy信号正确，但是dout0-7都不正确，dout0-3始终低电平，dout6-7高电平，dout4是一个周期的高低电平变化，反正就是不正确，有做过这个AD7768的吗？

...全文

2576 4 打赏收藏转发到动态举报

写回复

4 条回复

切换为时间正序

请发表友善的回复…

发表回复

代码本天成 2021-03-30

打赏
举报

回复

stm32 可以使用AD7768吗

羊咩咩突击 2018-07-03

打赏
举报

回复

楼主有参考代码么？我的dclk，drdy都正确，数据就是出不来

tianxj001 2018-05-25

打赏
举报

回复

数据输出方面，一般不会直接有什么问题，只需要注意FORMAT0、FORMAT1和你需要的输入格式匹配就成。关键还是在芯片的控制，到底采用的是引脚控制（硬件控制）还是SPI控制，这里面如果正确了，DOUT0-DOUT7才能正常。

羊咩咩突击 2018-05-24

打赏
举报

回复

同样使用AD7768，现在还看驱动代码

1.1 FPGA控制AD7768采集 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4） FPGA控制AD7768采集； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专

为了实现对AD7768的控制和数据采集，我们可以使用FPGA（现场可编程门阵列）作为控制器。的模块，它具有时钟（clk）、复位（rst）、片选（cs）、主输出（mosi）和主输入（miso）等接口。当片选线变为低电平时，状态机开始发送数据，并在接收时钟的下降沿采样接收到的数据。SPI是一种常见的串行通信协议，它使用一根时钟线和两根数据线（MOSI和MISO）进行数据传输。在FPGA中，我们可以使用SPI协议的硬件实现来与AD7768进行通信。的模块，它使用了上述提到的。的顶层模块，它实例化了。

通过合理的硬件描述语言编程和IP核使用，我们能够实现高效、准确地采集模拟信号并将其转换为数字信号的功能。根据ADC7768芯片的数据手册，我们可以了解到与其通信的具体步骤和协议。需要注意的是，ADC7768芯片的通信协议可能更加复杂，需要详细研究芯片的数据手册来编写相应的代码。接下来，我们将详细介绍基于FPGA的ADC7768数据采集系统的设计。在该模块中，我们定义了与ADC7768芯片通信所需的信号，并进行了适当的管脚映射。此外，我们还需要添加适当的时钟和复位逻辑，以确保系统的稳定性和可靠性。

芯片的主要差分输入引脚在PIN控制模式下，滤波器类型的选择在PIN控制模式下，芯片的采集模式的设置在PIN控制模式下，采样通道个数的设置在PIN控制模式下，采样速率的控制转换数据的输出引脚ADC转换数据时钟、数据准备完成脉冲(平时低电平)、硬件复位引脚连接晶振。

一件事，只要愿意去做并且认真去做，总会发现其中的趣味和意义。 1 简介针对特殊系统中对于一些微弱信号的采集和监测设计了一种基于大规模现场可编程逻辑器件（FPGA），采用AD7768芯片，实现32位高速串行模数转换，为测量数据的实时性和准确性提供有力保障。整个软件的设计基于Vivado2019.1平台，使用System Verilog语言进行编程，并且本次设计遵循AD各项硬件指标。而现在多数是以单...

6,127

社区成员

11,293

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章