VHDL仿真数字锁

[终南间客]

我仔细的仿真了以下，发现各个模块好像没啥问题，但总的时序图出现了问题，具体来说就是什么密码都能开锁，向各位大佬求教了。这是源码我仔细的仿真了以下，发现各个模块好像没啥问题，但总的时序图出现了问题，具体来说就是啥子密码都能开锁，向各位大佬求教了。这是源码，放在一个txt文件里了，大家可以编译一下https://nofile.io/f/WGRNT1FVgO6/EDA%E6%94%B9%E8%BF%9B.txt，放在一个txt文件里了，大家可以编译一下看看

[终南间客]

除了一个比较器不需要时钟，其他寄存器和控制器时钟都同步了，请问一下如果是竞争冒险出现了，该怎么解决呢？因为我是vhdl初学者，你可以说得更详细一些吗？谢谢

[fly 100%]

时钟同步没做吧 看着像是出现竞争冒险了