社区
硬件设计
帖子详情
关于USB芯片的端点FIFO的,有些不明白的
hangfurang2331
2017-11-25 09:33:14
我设置的USB端点FIFO的Buffer大小为1024字节,2级缓冲。我想请问一下:
1、端点的每一级缓冲是512的吗,还是1024呢?
2、加入端点的Buffer满了之后,是怎样通过USB总线发送数据的呢?每次发送1024字节,还是512字节的呢?
...全文
1126
1
打赏
收藏
关于USB芯片的端点FIFO的,有些不明白的
我设置的USB端点FIFO的Buffer大小为1024字节,2级缓冲。我想请问一下: 1、端点的每一级缓冲是512的吗,还是1024呢? 2、加入端点的Buffer满了之后,是怎样通过USB总线发送数据的呢?每次发送1024字节,还是512字节的呢?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
小xiao白
2019-05-18
打赏
举报
回复
你好,我是小白,想请教个问题 : slavefifo 例程中数据收发的函数和变量是是什么,还请赐教一下,谢谢!
USB
设备控制器
端点
缓冲区的优化设计
2000年发布的
USB
2.0规范,将
USB
接口的传输速度提高了40倍。传输速度的提升使得
USB
设备控制器的设计指标也随之提高,虽然协议中对于缓冲区的设计要求并没有本质上的改变,但是由于总线带宽与传输速度的提高,各个
芯片
供应商均推出了自己的缓冲区设计方案。为了提高
USB
接口的数据存取速度,通常使用异步
FIFO
来设计
端点
缓冲区。这里首先简要介绍
USB
中
端点
的概念,并给出一款异步
FIFO
的设计方案。然后根据
USB
四种传输类型的特点,提出基于该
FIFO
结构的不同类型的
端点
缓冲区的设计方案。特别是对于控制
端点
提出了一种新型的双向异步
FIFO
结构,在保证控制传输的前提下,减小了将近1/2的电路面积。最后
端点
(微虚拟管线)的概念
简而言之,这种
端点
即是用来存储多个字节的缓冲区。基本上,每一个设备实际上就是一个
USB
专用微处理器或RISC
芯片
。而相对地,这个
端点
就是其所内含的多组内存、RAM或
FIFO
。当然,也可看成多个内存区块所组成的各个不同的缓冲区。但不论是PC主机传送数据或命令给设各,或从设备取得数据,都会先放置于个别所属的不同的缓冲区中,也即是不同的
端点
上。 例如,目前广泛应用于鼠标制造上的Cypress低速的
USB
专用
芯片
CYTC63XXX系列中,
端点
0所占用的
FIFO
为Ox70~Ox77 RAM地址,
端点
1则占用Ox78~Ox7FRAM地址。而在个别传输的过程中,都会先将数据或命令放置于
端点
1(中断传输
通过
USB
接口实现FPGA的SelectMap配置
本文提出了一种基于
USB
接口的 FPGA SelectMap配置方式的实现方案。方案以大容量 Spartan3 FPGA作为配置目标,选用 Cypress EZ-
USB
FX2LP作为
USB
设备
芯片
,采用其内置的
端点
FIFO
和 GPIF状态机实现了一个高性能的配置数据传输通道,并设计了
USB
厂商请求来控制配置进程。方案具有配置灵活、成本低、速度快、实现简单的特点,目前已在很多软件无线电项目中得到应用,具有很强的实用性。
m
usb
_programming_guide(有道文档翻译结果).zip
m
usb
中文翻译和英文文档.可以通过会话请求协议(SRP)发起
USB
流量,而双角色设备同时支持SRP和主机协商协议(HNP),并且可以根据需要担任主机或外设的角色。M
USB
MHDRC还支持拆分事务,这反过来允许它支持使用带有
USB
2.0集线器的全速度或低速设备。核心还包括支持在不使用时关闭便携式设备。 除了
端点
0之外,M
USB
MHDRC是用户可配置的,可支持最多15个‘传输’
端点
和/或最多15个‘接收’
端点
。(对于IN事务和OUT事务使用这些
端点
取决于M
USB
MHDRC是用作外设还是用作主机。当用作外设时,IN事务通过TX
端点
处理,OUT事务通过Rx
端点
处理。当用作主机时,IN事务通过Rx
端点
处理,OUT事务通过TX
端点
处理。)这些附加
端点
可以在软件中单独配置,以处理批量传输(这也允许它们处理中断传输)、同步传输或控制传输。此外,还可以动态地将
端点
分配给不同的目标设备函数——最大限度地同时支持设备的数量。 每个
端点
都需要一个
FIFO
与之关联。M
USB
MHDRC有一个RAM接口,用于连接到用于所有
端点
FIFO
s的同步单端口RAM的单个块。(RAM块本身需要由用户添加。)
端点
0的
FIFO
需要为64字节深,并缓冲1个数据包。RAM接口可以根据其他
端点
FIFO
s进行配置,它的大小可以从8到8192字节,可以缓冲1个或2个数据包。单独的
FIFO
s可以与每个
端点
相关联:或者,具有相同
端点
编号的TX
端点
和Rx
端点
可以配置为使用相同的
FIFO
,例如,如果它们永远不能同时活动,可以减少所需RAM块的大小。 M
USB
MHDRC提供了一个32位同步CPU接口,设计用于连接AMBA AHB bus1。接口支持使用AHB总线运行在一个大范围的总线速度。AHB总线上的多层操作也被支持。通过添加合适的包装器/桥接器,M
USB
MHDRC还可以很容易地连接到一系列其他标准总线。 还支持对
端点
FIFO
s的DMA访问。 M
USB
MHDRC提供了一个UTMI+ 3级兼容接口,用于连接到一个合适的
USB
高/全速收发器。包含了一个可选的ULPI链接包装器(在m
usb
hdrc /docs目录中包含的m
usb
hdrc_ulpi_an.pdf文档中描述),用于连接到与ULPI兼容的物理。另一种接口也提供,允许使用
USB
1.1与核心全速PHY,但仅为全速和低速事务。(此接口见8.1节)。 M
USB
MHDRC提供发送和接收
USB
数据包所需的所有编码、解码、检查和重新请求——仅当
端点
数据已被成功传输时才中断CPU。 当充当主机时,M
USB
MHDRC另外维护一个帧计数器,并自动调度SOF、同步、中断和批量传输。它还包括对在点对点通信中使用的会话请求和主机协商协议的支持,其细节在
USB
2.0规范的
USB
on - go补充中给出。M
USB
MHDRC提供了一系列的测试模式——主要是
USB
2.0规范中描述的高速运行的四种测试模式。它还包括选项,允许它被迫进入全速模式,高速模式或主机模式。最后一个可能在帮助调试硬件PHY问题时有用。 提供了图形用户界面脚本,用于根据用户的需求配置核心。要使用的脚本取决于所选的CPU接口。请注意:在撰写本文时,内核仅在Verilog中可用。 本规范应与
USB
运行规范一起阅读,该规范还提供了电源要求、电压水平、连接器等细节。.
工业电子中的
USB
2.0控制器CY7C68013特点与应用
摘要:介绍
USB
2.0协议以及Cypress公司推出的
USB
2.0控制器CY7C68013。
USB
2.0协议提供480Mb/s的传输速度,向下完全兼容流行的
USB
1.1协议。CY7C68013是
USB
2.0的完整解决方案。该
芯片
包括带8.5KB片上RAM的高速8051单片机、4KB
FIFO
存储器以及通用可编程接口(GPIF)、串行接口引擎(SIE)和
USB
2.0收发器,无需外加
芯片
即可完成高速
USB
传输,性价比较高。 关键词:
USB
2.0 高速模式
端点
本刊2002年到2、3期已对EZ-
USB
单片机的介绍。本文在此只重点介绍
USB
2.0的特殊之处以及
芯片
CY7C68013的主
硬件设计
6,126
社区成员
11,293
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章