社区
非技术区
帖子详情
jesd204b多器件同步技术讨论
zhylunwen
2017-12-16 05:46:57
jesd204b的adc和dac多片同步,多板同步技术讨论。
...全文
539
1
打赏
收藏
jesd204b多器件同步技术讨论
jesd204b的adc和dac多片同步,多板同步技术讨论。
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
worldy
2017-12-17
打赏
举报
回复
你要讨论啥?
详解
JESD204B
串行接口时钟需求及其实现方法
随着数模转换器的转换速率越来越高,
JESD204B
串行接口已经越来越多地广泛用在数模转换器上,其对
器件
时钟和
同步
时钟之间的时序关系有着严格需求。本文就重点讲解了
JESD204B
数模转换器的时钟规范,以及利用TI 公司的芯片实现其时序要求。
JESD204B
协议概述
在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关
JESD204B
接口标准的信息,这些
器件
使用该协议与 FPGA 通信。
FPGA之
JESD204B
接口——总体概要 首片
1. 简介 JESD204是一种连接数据转换器(ADC和DAC)和逻辑
器件
的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率(目前C修订版已经发布,即JESD204C),并可确保 JESD204 链路具有可重复的确定性延迟。随着高速ADC跨入GSPS范围,与FPGA(定制ASIC)进行数据传输的首选接口协议是
JESD204B
。 在上一篇有关SerDes的博客《SerDes基础知识总结》中提到,
JESD204B
的物理层是基于SerDes的,所以
JESD204B
理所当然的继承了Se
JESD204B
使用说明
JESD204B
IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合
JESD204b
phy使用。
JESD204B
通常配合AD或DA使用,替代LVDS,提供更高的通讯速率,抗干扰能力更强,布线数量更少。 IP设置 Configuration Tab 1、设置发送或接收; 2、设置通道个数; 3、设置AXI的时钟频率; 4、设置内核时钟提供的源头,是否需要glbclk提供,glbclk=LaneRate / 40;默认勾选,如果不勾选,则内核时钟有refclk提供,但是
JESD204多片ADC
同步
的实现
JESD204多片
同步
的实现 要使得多片AD或者DA芯片
同步
工作通常需要满足下列条件: 转换器之间Device_clk相位对齐 使SYSREF的setup-and-hold times 满足要求(相对于Device_clk而言)
JESD204B
收端选择合适的数据释放点 (appropriate elastic buffer release points in the
JESD204B
receivers) SYNC信号
同步
(有时候需要) 在分析这些条件之前,我们先来说一哈
JESD204B
的
同步
原理和
非技术区
1,068
社区成员
6,264
社区内容
发帖
与我相关
我的任务
非技术区
硬件/嵌入开发 非技术区
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 非技术区
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章