社区
下载资源悬赏专区
帖子详情
用VHDL编写的一位BCD码的加减法下载
weixin_39821620
2019-04-27 12:00:14
用VHDL语言编写的关于一位BCD码的加减法的程序
相关下载链接:
//download.csdn.net/download/LXLFYYDH/1985074?utm_source=bbsseo
...全文
53
回复
打赏
收藏
用VHDL编写的一位BCD码的加减法下载
用VHDL语言编写的关于一位BCD码的加减法的程序 相关下载链接://download.csdn.net/download/LXLFYYDH/1985074?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
用
VHDL
编写
的
一位
BCD码
的
加减法
用
VHDL
语言
编写
的关于
一位
BCD码
的
加减法
的程序
基于Verilog HDL的模60
BCD码
计数器设计
最近学习了verilog HDL语言,自己写了一个模60的计数器,计数编码是
BCD码
,可置位复位,带进位输出,代码如下 module counter_60(clkin, rst_n, ld, data, out, c); input clkin, rst_n, ld; input [ 7 : 0 ] ...
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法,学会使用hdl coder搭建算法模型,校验模型并能自动生成可以
下载
到FPGA运行的Verilog或
VHDL
代码,学会testbench文件的自动生成和modelsim模型的验证。...
十进制计数器的设计
1.根据十进制计数器的原理和特点,利用
VHDL
语言的基本描述语句
编写
出十进制计数器的
VHDL
语言程序。 2.对所设计的十进制计数器的
VHDL
程序进行编译,然后利用波形编辑器对其进行仿真,初步验证程序设计的正确性。 ...
Verilog上机实验(二):多功能计数器
设计一个加减计数器,将其与实验一中的Binary-to-BCD译码器、和交替显示控制电路结合 如图: 计数器输入:Clk,Up,Down,Rst,Enable 8bits输出:Cnt7~Cnt0 Rst=1 ,计数器清零 Rst=0,Enable=1 ,则每个时钟上跳沿或下...
下载资源悬赏专区
12,889
社区成员
12,442,229
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章