一道笔试题,小弟学过数字逻辑,但是Verilog没学过,这是一道关于D触发器的题目,请各位大佬请教一下。

_Gorden_ 2020-09-05 10:29:57
...全文
11927 5 打赏 收藏 转发到动态 举报
写回复
用AI写文章
5 条回复
切换为时间正序
请发表友善的回复…
发表回复
壶中日月小 2020-09-07
  • 打赏
  • 举报
回复
电路没问题,带锁存的串并转换,在串行时钟下,数据一位一位输入,串行输入不影响并行输出,相当于带锁存,在并行时钟下,并行数据才输出。
ylt9811115_1 2020-09-07
  • 打赏
  • 举报
回复
这是串并转换吗?
luj_1768 2020-09-07
  • 打赏
  • 举报
回复
题目没错吧?把电路搭好测试一下,不就解决了。
_Gorden_ 2020-09-06
  • 打赏
  • 举报
回复
看不懂啊...

6,125

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧