社区
其他开发语言
帖子详情
如何使FPGA的两个端口实现直通???(在线等待,急!!)
lvllili
2003-10-21 11:32:16
我现在需要使FPGA的两个数据线实现直通,数据流向由fpga外的控制线进行控制。怎么用VHDL语言实现??是否在FPGA里必须确定数据的流向??大家帮帮忙,急用!!!谢谢!
...全文
245
3
打赏
收藏
如何使FPGA的两个端口实现直通???(在线等待,急!!)
我现在需要使FPGA的两个数据线实现直通,数据流向由fpga外的控制线进行控制。怎么用VHDL语言实现??是否在FPGA里必须确定数据的流向??大家帮帮忙,急用!!!谢谢!
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
badyjm
2003-11-11
打赏
举报
回复
什么意思?说详细点。
handong_z
2003-11-11
打赏
举报
回复
我也关注,up
klbt
2003-10-21
打赏
举报
回复
关注,帮你up
基于Altera的Max10M08
FPGA
的评估板设计-电路方案
今年Altera推出最新的10代
FPGA
和SoC系列产品之一MAX 10(MAX 10数据手册)
FPGA
,小外形封装、低成本和瞬时接通可编程逻辑器件中采用了先进的工艺,是革命性的非易失
FPGA
。而Altera推出的评估套件MAX10M08可以作为工业和汽车等很多市场领域和应用提供通用开发平台,也可以把 10M08 评估电路板作为开始 MAX 10
FPGA
设计的高性价比起点。 那么下面就
两个
方面带着大家开启MAX 10体验之旅。 一、MAX 10
FPGA
特性 Altera MAX 10
FPGA
是集成了闪存、ADC、RAM和DSP功能的革命性可编程器件,是单芯片、双配置的最佳解决方案。继承了前一代 MAX 器件系列的单芯片特性,使用单核或者双核电压供电,其密度范围在 2K 至 50KLE 之间。MAX 10
FPGA
系列提供先进的小圆晶片级封装 (3mmx3mm),以及有大量 I/O 引脚封装的产品。 片上资源: 50,000 个逻辑单元 (LE) 500 个 用户I/O 管脚 非易失、瞬时接通体系结构 单芯片 嵌入式 SRAM DSP 模块 高性能锁相环 (PLL) 和低偏移全局时钟 外部存储器接口 (DDR3 SDRAM、DDR3L SDRAM、DDR2 SDRAM、LPDDR2) Nios:registered: II 软核嵌入式处理器支持 支持3.3 V、LVDS、PCI 等 30多个 I/O 标准 嵌入式ADCs – 12 位,1 Msps -18 路模拟输入通道 -温度传感器 可供选择的单核或者双核供电模式 嵌入式闪存 内部振荡器 低功耗特性 -休眠模式下,动态功耗降低了95% -输入缓冲关断 128 位高级加密标准 (AES) 和其他设计安全特性 RoHS6 封装 二、MAX 10-10M08评估板 MAX 10-10M08是一款基于Altera MAX 10系列
FPGA
的入门级评估板,核心
FPGA
芯片为10M08SAE144C8G。 评估板硬件框图: 评估板硬件资源: 通过该评估板,可以学到: —面向10M08SAE144C8G,144-EQFP
FPGA
开发设计,103个通用IO口 —测量
FPGA
功耗(内核电压和IO
端口
电压) —
实现
不同I/O电压之间的桥接 —对
FPGA
的NOR闪存进行读写操作 —使用
FPGA
的模数转换器模块测量输入的模拟信号 —通过 Arduino UNO R3 连接器或者
直通
过孔
实现
与外部功能和器件的链接 该款评估板已经在Altera官网出售,价格为$49.95,有需要的可以到官网购买。 附件中我们提供MAX 10评估板相关硬件、软件支持和产品文档,现在就可以马上开始MAX 10
FPGA
设计。
FPGA
双向IO使用之三态门说明
FPGA
双向IO使用之三态门说明 在
FPGA
设计中,双向IO(输入输出引脚)是一个比较麻烦的东西,但是信号线用作总线等双向数据传输时就要用到inout类型。 以下用液晶的的数据线用作双向IO示例: 说是双向IO
端口
,其实输入和输出不是同时进行的,需要有一个控制信号out_en来控制
端口
什么时候为输出,什么时候为输入。 那这里就需要引入一个三态门结构电路。 三态门结构 那么三态门的结构是怎样的呢? 三态门电路的输出结构和普通门电路的输出结构有很大的不同,因为它在电路中增加了一个输出控制端EN。 由上图看出
FPGA
双向口inout管脚互联
比如
FPGA
透传I2c时, 其实非常简单, 直接用原理图搭建, 用硬件描述语言我描述不出来这个逻辑, 只要想通了,底层的直接用硬件原理图搭建,可以做成标准模块 主要I2c透传时,
FPGA
的两路I2C的双向口 管脚都未加上下拉电阻,所以驱动能力很弱; 只能使用I2c搭接的外接处理器内部的弱上拉驱动,; 所以用硬件描述语言写出来的程序,观察出来的波形有很多高阻态; 使用上述三态们搭建就...
从底层结构开始学习
FPGA
----Xilinx 7 系列
FPGA
的存储资源优势
你知道xilinx 7系列
FPGA
的存储资源有什么应用优势吗?
FPGA
经验之谈
FPGA
设计要点之一:时钟树对于
FPGA
来说,要尽可能避免异步设计,尽可能采用同步设计。同步设计的第一个关键,也是关键中的关键,就是时钟树。一个糟糕的时钟树,对
FPGA
设计来说,是一场无法弥补的灾难,是一个没有打好地基的大楼,崩溃是必然的。具体一些的设计细则:1)尽可能采用单一时钟;2)如果有多个时钟域,一定要仔细划分,千万小心;3)跨时钟域的信号一定要做同步处理。对于控制信号,可以采用双采样;对...
其他开发语言
3,423
社区成员
15,635
社区内容
发帖
与我相关
我的任务
其他开发语言
其他开发语言 其他开发语言
复制链接
扫一扫
分享
社区描述
其他开发语言 其他开发语言
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章