6,125
社区成员
发帖
与我相关
我的任务
分享请教一个硬件设计问题
现在有五个数，FF C0 00 C0 FF，在第一数(FF)的下降沿开始进行计时，到第五个下降
沿停止，现在想判断从开始计时到停止计时，所花的时间是不是小于5ms，现在有计时芯
片，示波器，不知道怎么办，怎么才能知道发生的时间<5ms 。
沿停止，现在想判断从开始计时到停止计时，所花的时间是不是小于5ms，现在有计时芯
片，示波器，不知道怎么办，怎么才能知道发生的时间<5ms 。
...全文
请发表友善的回复…
发表回复
fycom200 2007-05-20
- 打赏
- 举报
两个触发器用D触发器
fycom200 2007-05-20
- 打赏
- 举报
这个其实好解决， 设计两个译码器，检测这两个数用的，然后用二个下降沿触发的触发器控制计时器，两个触发器的输入连接到两个译码器的输出端，这样就可以计算出时间
somosky 2007-04-01
- 打赏
- 举报
去找个CPLD器件，网上可以找到使用verilog语言完成的你的这个功能的软件，其实就是一个信号鉴别器。
lbing7 2007-04-01
- 打赏
- 举报
现在有计时芯片，示波器，
我猜了一下哈,你还需要一个类似译码器的
把FF找出来,遇到这个输入就触发定时器,起/停
然后还需要把定时器的状态取了来显示
我猜了一下哈,你还需要一个类似译码器的
把FF找出来,遇到这个输入就触发定时器,起/停
然后还需要把定时器的状态取了来显示
lzs520034 2007-04-01
- 打赏
- 举报
你说清楚一点
fycom200 2007-03-31
- 打赏
- 举报
不知所云
