社区
硬件设计
帖子详情
FPGA频率影响问题
greentree123
2007-03-19 10:03:16
请问各位达人:
我要是用DSP将数据写到FPGA中,就对FPGA输入的20M信号就有影响,即20M信号就不稳定了。要是不用DSP将数据写到FPGA中,就不对FPGA输入的20M信号就有影响。不知这是什么原因,不知有人以前遇到过这种现象吗?怎样解决?
...全文
392
3
打赏
收藏
FPGA频率影响问题
请问各位达人: 我要是用DSP将数据写到FPGA中,就对FPGA输入的20M信号就有影响,即20M信号就不稳定了。要是不用DSP将数据写到FPGA中,就不对FPGA输入的20M信号就有影响。不知这是什么原因,不知有人以前遇到过这种现象吗?怎样解决?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
mdlearning
2007-04-10
打赏
举报
回复
应该有两种可能的原因:
1,PCB的布线问题,数据信号线和时钟信号线过于接近。
2,FPGA内部布线的时候二者的线间有干扰。
Spartan2
2007-04-02
打赏
举报
回复
楼上说的比较有道理,
楼主最好看看接口部分的时序。DSP和FPGA的时钟域可能是两个。
ningxin
2007-03-19
打赏
举报
回复
可能是硬件上,DSP写入的信号线频率和20M相近(也可能是某个倍频和20M相近),同时又有较长的平行走线,从而导致干扰。可以试试看配置DSP写数据的时钟频率。
FPGA
实现DDS正弦波、方波、三角波发生器Verilog程序(已验证)Quartus工程文件
鉴于上次传的只有Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。用时只需用Quartus打开工程文件即可编译运行,
频率
可达16M没
问题
FPGA
频率
计实验
参考:正点原子开拓者
FPGA
开发指南 数字
频率
计是一种基本的测量仪器,被广泛应用于航天、电子、测控等领域。基于传统测频原理的
频率
计的测量精度将随被测信号
频率
的下降而降低,在使用中有较大的局限性,而等精度
频率
计不但具有较高的测量精度,而且在整个
频率
区域能保持恒定的测试精度。 一、等精度
频率
计简介
频率
测量在电子设计和测量领域中经常用到,因此对
频率
测量方法的研究在实际工程应用中具有重要意义。常用的
频率
测量方法有两种:周期测量法和
频率
测量法。 周期测量法是先测量出被测信号的周期T,然后根据
频率
f = 1/T
FPGA
频率
测量的三种方法(直接测量法,间接测量法,等精度测量法)
FPGA
频率
测量的三种方法(直接测量法,间接测量法,等精度测量法)
如何提高
FPGA
的工作
频率
如何提高电路工作
频率
对于设计者来说,我们当然希望我们设计的电路的工作
频率
(在这里如无特别说明,工作
频率
指
FPGA
片内的工作
频率
)尽量高。我们也经常听说用资源换速度,用流水的方式可以提高工作
频率
,这确实是一个很重要的方法,今天我想进一步去分析该如何提高电路的工作
频率
。我们先来分析下是什么
影响
了电路的工作
频率
。我们电路的工作
频率
主要与寄存器到寄存器之间的信号传播时延及clock skew有关。...
FPGA
频率
测量算法
好久不更新这个blog了。。 今天接到一个小的任务就是用
FPGA
测
频率
,大致需求如下,输入信号为一个方波信号(或者PWM),输入
频率
范围2MHz-3MHz,
频率
测量更新时间1ms左右,
频率
测量误差+-50Hz,用尽量少的资源来实现。 这里首先考虑用脉冲计数的方式来进行
频率
测量,或者
频率
估计,找了一些资料找到了误差最小的
频率
测量方式。大致思路如下,首先脉冲计数的
频率
测量方式核心思想就是用一个高频
硬件设计
6,125
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章