请教一个VHDL问题!

wxg_dlut 2007-03-27 08:26:33

请问一下有没有正在使用VHDL语言的吗?我想请教一下问题,用VHDL编写一个程序后,再运行,会生成一个项目符号 , 在图形输入文件中如何才能调用它啊? 有谁知道的给指点一下,谢谢!!

...全文

286 5 打赏收藏转发到动态举报

写回复

5 条回复

切换为时间正序

请发表友善的回复…

发表回复

aaronstone 2008-01-23

打赏
举报

回复

LZ 校友

清钟沁桐 2007-10-16

打赏
举报

回复

如果VHDL编写正确的话,quartus能根据这个代码生成一个bfs文件,然后就可以应用到原理图中输入了

wxg_dlut 2007-03-28

打赏
举报

回复

谢谢楼上的兄弟,问题已解决!!!!

ningxin 2007-03-27

打赏
举报

回复

这个和VHDL语言没关系,看你使用的是什么环境了。是xilinx的？altera的？或者其它公司的？

课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码，学会testbench文件的自动生成和modelsim模型的验证。...

vhdl，是硬件描述性语言。C语言，是软件编程语言。...经过一段时间的学习、使用和请教发现了一些VHDL语言的开发的注意事项：要谨记：vhdl的开发，不单单是软件的开发，它其实是硬件电路图的开发。只不过它的实现

INOUT双向端口仿真三态门构成三态门原理三态门仿真(2010-04-10 00:17:54)HDL语言的INOUT双向端口仿真暨三态门仿真------VHDL和VerilogHDL概述三态门是FPGA编程开发中经常遇到的一个问题。一个典型的应用就是TI的DSP...

帮忙解释一个VHDL语言描述10进制cnt10的问题其中讲述了，里面陈述了SIGNAL定义的中间变量Q在累加到8时就开始进位，而不是累加到9时进位，为此我设计了两个相似的语言程序对此进行理解：程序一： LIBRARY ...

=======================第一篇======================= 如何将自己写的verilog模块封装... 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综...

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章