6,171
社区成员
发帖
与我相关
我的任务
分享时钟发生器的频率问题
pc主板上广泛使用的ICS9250 CY28339等时钟发生器的源频率是石英晶体提供的吧?
如果是的话石英晶体的频率是14.31818Mhz,那么时钟发生器输出给cpu的133Mhz外频是怎么生成的? 频率产生电路是什么?
如果是的话石英晶体的频率是14.31818Mhz,那么时钟发生器输出给cpu的133Mhz外频是怎么生成的? 频率产生电路是什么?
...全文
请发表友善的回复…
发表回复
往事如烟0819 2007-05-20
- 打赏
- 举报
大哥，用PLL的成本和用CRYARAL的成本能一样吗？
关于Crystal 的基础资料，网上有好多。
关于Crystal 的基础资料，网上有好多。
Great_Bug 2007-05-19
- 打赏
- 举报
石英晶体提供的真实频率是多少?就是说它的物理特性
---------------------
这是由它的物理特征决定的：厚度、切割方向等....
晶体的频率可从几个kHz到数十上百MHz....我出不很清楚的啦
---------------------
这是由它的物理特征决定的：厚度、切割方向等....
晶体的频率可从几个kHz到数十上百MHz....我出不很清楚的啦
Great_Bug 2007-05-19
- 打赏
- 举报
既然锁相环可以提高频率,为什么还要不断开发更高频率的晶振呢?
----------------
1.锁相环总是要消耗一些电能，如果可以不用它，就可以节省些；
2.在某些场合，对时钟源的噪音和相位精度要求特别高，就只能直接用晶振的信号。
3.人们对更高性能的器件的追求是没有止境的。
----------------
1.锁相环总是要消耗一些电能，如果可以不用它，就可以节省些；
2.在某些场合，对时钟源的噪音和相位精度要求特别高，就只能直接用晶振的信号。
3.人们对更高性能的器件的追求是没有止境的。
xiaowenwen 2007-05-17
- 打赏
- 举报
既然锁相环可以提高频率,为什么还要不断开发更高频率的晶振呢?
石英晶体提供的真实频率是多少?就是说它的物理特性
石英晶体提供的真实频率是多少?就是说它的物理特性
xiaowenwen 2007-05-12
- 打赏
- 举报
石英晶体提供的真实频率是多少?就是说它的物理特性
xiaowenwen 2007-05-12
- 打赏
- 举报
既然锁相环可以提高频率,为什么还要不断开发更高频率的晶振呢?
seedundersnow 2007-05-12
- 打赏
- 举报
简单地说，
它有一个高频的振荡器，其频率是受电压控制的 - VCO, 把VCO的输出进行进行分频，
作为一个相位比较器的一个输入, 而相位比较器另一个输入是晶体振荡器的输出(也可
以分频), 相位比较器的输出经滤波作为VCO的控制电压。
当环路达到平衡，互相比较的两个信号的相位就可能精确锁定。
14.31818MHz / 14
VCO / 130 两个信号锁定后，VCO的输出是132.95MHz, 差不多了.
它有一个高频的振荡器，其频率是受电压控制的 - VCO, 把VCO的输出进行进行分频，
作为一个相位比较器的一个输入, 而相位比较器另一个输入是晶体振荡器的输出(也可
以分频), 相位比较器的输出经滤波作为VCO的控制电压。
当环路达到平衡，互相比较的两个信号的相位就可能精确锁定。
14.31818MHz / 14
VCO / 130 两个信号锁定后，VCO的输出是132.95MHz, 差不多了.
seedundersnow 2007-05-12
- 打赏
- 举报
小朋友听说过锁相环没？就是用这东西从低频率得到高频率。
通常晶体只做到几十MHz, 更高的就要用锁相环(PLL)了。
ICS9250 CY28339等应当都是PLL。
通常晶体只做到几十MHz, 更高的就要用锁相环(PLL)了。
ICS9250 CY28339等应当都是PLL。
xiaowenwen 2007-05-11
- 打赏
- 举报
顶一下
xiaowenwen 2007-05-10
- 打赏
- 举报
石英晶体的物理特性是频率为14.31818Mhz还是32.768khz啊?
hzpingyi1 2007-05-10
- 打赏
- 举报
特性频率是根据晶振中 晶体 片的厚度不同而有所区别的吧~~~
至于怎样把 14.31818Mhz 的频率 升成 133Mhz 还真不知道是怎么搞的,只知道有通过计数器设计分频电路降低频率的~~~有升频的话期待高手指点下
至于怎样把 14.31818Mhz 的频率 升成 133Mhz 还真不知道是怎么搞的,只知道有通过计数器设计分频电路降低频率的~~~有升频的话期待高手指点下
