phy的ADDR引脚是什么?

芯艺 2007-06-27 02:58:21

设计电路时如何连接?

...全文

577 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

TheSaviour 2007-06-28

打赏
举报

回复

用谁家的PHY也不说，大家一起来猜猜看……

Great_Bug 2007-06-28

打赏
举报

回复

不知道这是什么东西

本文聚焦YT8521 PHY在RGMII接口下‘只发不收’故障的系统性排查与解决，涵盖RGMII硬件时序约束（如走线等长、终端匹配、电源噪声）、YT8521寄存器级延时配置（RX_DELAY/TX_DELAY，0xA003[13:10]与[9:6]）、设备树静态配置与运行时动态调整对比，以及PHY地址冲突的诊断方法（MDIO扫描、ADDR引脚电平测量）。强调信号完整性与软硬协同调试在千兆以太网驱动开发中的关键作用。

本文基于STM32官方评估板（如STM3240G-EVAL）开展逆向工程，深入解析TI DP83848CVV PHY芯片的完整硬件设计。重点涵盖电源与滤波电路（3.3V/1.2V供电、磁珠选型）、RMII接口信号配置（REF_CLK、TXD/RXD、PHY_ADDR）、以太网变压器选型（HX1188NL、隔离电压、匝数比），以及硬件验证要点（电源时序、阻抗匹配、CubeMX引脚配置）和EMC/链路问题调试方法。所有分析均面向工业级以太网硬件实现。

本文聚焦Marvell 88E6321/88E6320交换芯片的MDIO寄存器调试，详解Clause 22与Clause 45协议差异、单/多芯片寻址模式（含ADDR引脚反码规则）、SMI命令/数据寄存器间接访问机制，并提供基于STM32的Clause 45读写函数实现。涵盖PHY关键寄存器（控制、状态、自协商通告、1000BASE-T、中断）配置要点及链路诊断技巧，强调硬件时序、地址映射与状态轮询等实战注意事项。

本文详解Marvell 88E6321/88E6320交换芯片的底层寄存器配置方法，涵盖硬件引脚配置（NO_CPU、ADDR、MDIO）、SMI寻址模式（单/多芯片）、Clause 22/45协议适配、PHY初始化流程（Control/Status/Advertisement寄存器）、间接访问机制（Global2 0x18/0x19）、LED/中断/SERDES/EEE等高级功能配置，并提供调试技巧与典型问题排查方案。

本文详细讲解ESP32基于ESP-IDF框架驱动W5500以太网芯片实现静态IP配置的完整流程，涵盖硬件连接（SPI引脚定义、复位上拉）、驱动关键参数设置（clock_speed_hz、phy_addr）、DHCP禁用与IP/子网掩码/DNS手动配置，并针对SPI通信失败、网络断连、传输速率低等典型问题提供调试方法及工业级优化策略，包括EMC防护、SPI DMA加速和FreeRTOS任务隔离。

单片机/工控

27,521

社区成员

28,798

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章