Makefile中,这样的pattern specific-variable如何写?
最近要用GNU make脚本语言写一个构建脚本.因为项目有一定的规模,分成了许多的subdir,因此,创建了公用的Make.rules文件.这个文件中定义如下函数:
# $(eval $(call build-program,libraryname,objects))
define build-program
$1_program := $1
$1_objects := $2
$($1_program): CPPFLAGS += $(addprefix -I,/opt/Ice/3.2.0/include)
$($1_program): $($1_objects)
$(CXX) $(CXXFLAGS) $(CPPFLAGS) $(TARGET_ARCH) $(LDFLAGS) $$^ $(LDLIBS) -o $$@
endif
实验了一下,不行.
问题就是, 组合eval和自定义函数.是否能够写target-specific variable或pattern-specific variable. 如何写?
或者任何我误解的? 告诉我, 谢谢, 各位帅哥美女!!
# $(eval $(call build-program,libraryname,objects))
define build-program
$1_program := $1
$1_objects := $2
$($1_program): CPPFLAGS += $(addprefix -I,/opt/Ice/3.2.0/include)
$($1_program): $($1_objects)
$(CXX) $(CXXFLAGS) $(CPPFLAGS) $(TARGET_ARCH) $(LDFLAGS) $$^ $(LDLIBS) -o $$@
endif
实验了一下,不行.
问题就是, 组合eval和自定义函数.是否能够写target-specific variable或pattern-specific variable. 如何写?
或者任何我误解的? 告诉我, 谢谢, 各位帅哥美女!!
...全文
相关推荐
跟我一起写makefile.pdf
**目标特定变量(Target-specific Variable Values)**:允许你在特定目标上设置不同的变量值,增加Makefile的灵活性。8.
跟我一起写makefile文档
《跟我一起写Makefile》由陈皓撰写,旨在引导读者理解和编写Makefile,这是一个用于自动化构建项目的工具。
教你如何编写Makefile
**变量(Variable)** Makefile中的变量可以存储规则、文件名等,简化代码。
makefile详解
**模式规则(Pattern Rules)**:用于自动处理某些类型的文件转换。4. **隐含规则(Implicit Rules)**:预定义的规则,可以简化Makefile的编写。5.
makefile调试技术
Pattern-specific Variables: ... Files (Explicit Rules): ... VPATH search path: ```3.


工具平台和程序库
