多核除了在一个芯片上集成多个处理内核外，对寄存器，cache，总线结构等都有那些改进？

bigheadwen001 2007-09-29 12:52:14

想知道如何从整个系统结构上看多核技术对系统性能的影响

...全文

146 1 打赏收藏举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

ajq 2007-09-29

打赏
举报

回复

高手都在哪里?

《奔跑吧-Linux内核》--- 第一章处理器体系结构1．ARM 指令集介绍2．请简述精简指令集RISC和复杂指令集CISC的区别3．请简述数值0x12345678在大小端字节序处理器的存储器中的存储方式。 1．ARM 指令集介绍兼容ARMv4指令集的处理器架构有ARM7-TDMI，典型处理器是三星的S3C44B0X。兼容ARMv5指令集的处理器架构有ARM920T，典型处理器是三星的S3...

ARM Linux 内核 panic 之cache 一致性 ——Cortex-A9多核cache和TLB一致性广播Cortex-A9的多喝CPU可以接收和执行一致性广播操作，当其使能并处于SMP模式时。本文以内核的panic为例，在给出内核panic后的真正原因后，讨论Cortex-A9多核的cache和TLB的一致性广播，实际使用中应该怎么设置。1 多核启动android失败内核版本：3.0.1...

超线程和多核心在购买CPU的时候，我们往往会发现CPU的参数列表中核心数和线程数不一致，且大多数情况下线程数是核心数的两倍。这是为什么呢？这就涉及到超线程和多核心的概念。超线程CPU简介超线程技术是英特尔研发的一种技术，与2002年发布。超线程技术把多线程处理器内部的两个逻辑内核模拟成两个物流芯片，让单个处理器就能使用线程级的并行计算，使得CPU空闲资源得以充分利用。虽然采用超线程技术能...

缓存一致性协议是计算机体系结构中的基础概念，它通过MESI、MOESI等协议机制确保多处理器核心间的数据同步。其核心原理在于维护缓存行的状态一致性，避免脏数据和读取过时信息。这一技术在多核SoC设计中具有重要价值，能够显著提升系统并行处理能力。在嵌入式系统、AI推理加速、视频处理等高性能计算场景中，缓存一致性直接影响系统吞吐量和延迟性能。AXI总线作为现代SoC的互联标准，与缓存层级协同工作，2 cache 2axi-2架构正是通过双缓存层与分离式AXI总线设计，优化了多核环境下的缓存一致性和内存访问效率，

在嵌入式系统开发中，实时性与确定性是连接底层硬件与上层算法的核心命题。电机控制中的电流环、定时器同步与数据流调试，本质上是对时间敏感系统的工程实践，也是理解车规芯片平台开发的绝佳起点。随着智能汽车对多核异构芯片与功能安全需求的提升，车规BSP开发要求工程师在ARM架构、Linux启动流程、核间通信及ISO 26262等领域具备更系统的认知。本文梳理从电机控制转向车规芯片平台开发的完整路线图，解析可迁移的技能模型、认知升级路径与典型避坑策略，为嵌入式工程师提供从单片机到车规级别的实践参考。

英特尔边缘计算技术

568

社区成员

7,024

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章