一个简单数组问题
$myphonebook = array (
"sbabu" => "5348",
"keith" => "4829",
"carole" => "4533"
);
$myphonebook["dean"] = "5397";
$myphonebook["carole"] => "4522"
echo "$myphonebook[0]"; // sbabu
echo "$myphonebook[1]"; // 5348
相关推荐
基于FPGA的数字电子时钟设计
使用verilog语言进行编写程序,综合实现数字电子时钟的功能
基于FPGA的数字电子时钟设计.docx
基于FPGA的数字电子时钟设计.docx
FPGA课程设计——数字电子时钟VERILOG(闹钟,校时可校时,可设闹钟,闹钟开关,led指示)
FPGA课程设计——数字电子时钟VERILOG(基于正点原子新起点开发板,支持8位或6位共阳极数码管显示时分秒毫秒,可校时,可设闹钟,闹钟开关,led指示) 本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计,该设计具备时间显示,准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作,然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合,通过后下载到正点原子新启点开发板上,在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒(采用24小时进制); 2、具有按键校时功能,对小时和分单独校时,对分校时时,停止向小时进位; 3、具有闹钟功能,闹钟铃声为自主设计的用蜂鸣器发出的声音; 4、通过按键设置闹钟功能,且自动停闹和手动操作停闹; 5、其它创意设计:增加闹钟模式开启指示灯和闹铃提示灯;可以作为秒表使用。 详情请见课程设计专栏博文
FPGA数字电子时钟设计[代码]
本文介绍了一个基于FPGA的多功能数字电子时钟的设计与实现,使用Verilog语言在正点原子新起点开发板上完成。该设计支持8位或6位共阳极数码管显示时分秒毫秒,具备时间显示、准确计时、时间校准和定时闹钟等功能。系统通过Quartus软件进行仿真和综合后下载到FPGA开发板,实验结果表明功能正确且工作稳定。设计包括分频模块、计时模块、闹钟模块、秒表模块、控制模块和显示模块等六个模块,详细介绍了各模块的代码实现和仿真波形。此外,还提供了硬件管脚分配说明和实物调试效果,总结了课程设计中的体会和遇到的问题。
基于FPGA的数字电子时钟设计与实现.doc
基于FPGA的数字电子时钟设计与实现.doc


基础编程
