cache 问题

bdwwh811 2003-01-06 10:40:49

本地通过WebService(Java)获取分布式数据库(Oracle)上的数据，
为了提高效率，想在本地做一个cache，
大家有什么好的建议，不知道对此是否有比较成熟的技术。

谢谢了。

...全文

32 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

okcsdn 2003-01-06

打赏
举报

回复

我们也想过类似的方法，不过现在还没有实现。

这样做起来，同步是否会更麻烦了呢？但这样做的确有不少好处。

在Zynq7020芯片中，L1 cache是每个核独立的，而L2 cache是两个核共享的，这也是绝大多数多核处理器的设计方式。在多核处理器的软件设计中，如果采用AMP架构，由于软件中每个核都有可能要操作L2 cache，所以，必须特别仔细地考虑L2 cache使用中的冲突问题。本文所描述的2个问题都与L2 cache的应用有关，很典型，但也有所区别：第一个问题是双核使用L2 cache的冲突问题，第二个问题则是外设（dma IP）向内存传输数据时，如何在正确的时机、正确的代码位置地进行L2 cache操作

转自：https://blog.csdn.net/Andy_ICer/article/details/111546036 在进行PS-PL之间的DMA传输时，不可避免会遇到Cache问题。今天在这里讲一下Cache的解决方法。其中参考了forums.xilinx.com的处理方法。首先解释为什么DMA会引入Cache问题（专业名称为Cache一致性问题）。 PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对

CacheFlush把Cache里的数据清空，将Cache内容推到DDR中；而Cache Invalidate表示当场宣布Cache内容无效，需要从DDR中重新加载数据，即把数据从DDR中拉到Cache中。可以禁用掉0x1F00 0000区域的Cache，以上是让CPU将直接访问DDR内存，读写都是直接的。这样显然会降低CPU性能，但简化了数据传输操作，属于极端的方法。这个操作在双核读取同一片区域来通信的操作中常用。以上是相对柔和的方法，使用。

如果你还没有看过《嵌入式内功．葵花宝典》，那么在阅读本这篇推荐的文章之前有必要先去看看吧，你会有新的体会的。关键词：嵌入式实时系统ＣＡＣＨＥ不一致性随着社会的发展、人们生活水平的提高，人们对嵌入式计算机应用的要求也越来越高。因此，对嵌入式系统的性能要求也越来越高。明显体现在嵌入式系统的ＣＰＵ速度的不断提高上。但问题也随之而来，嵌入式ＣＰＵ的主频不断地提高，一方面加强了ＣＰＵ的处

No labels found in /path/train.cache 问题

基础和管理

17,380

社区成员

95,117

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章