社区
硬件设计
帖子详情
急!急!急求VHDL高手帮忙!!!!
wl2659753
2008-03-17 02:01:40
小弟初学VHDL但眼下急需用VHDL写一个JPEG2000D的编码器的程序,望各位高手赐教,小弟感激不尽!!
...全文
104
10
打赏
收藏
急!急!急求VHDL高手帮忙!!!!
小弟初学VHDL但眼下急需用VHDL写一个JPEG2000D的编码器的程序,望各位高手赐教,小弟感激不尽!!
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
10 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
xiangborong
2008-04-26
打赏
举报
回复
我也不会,只好帮你顶了
zhujinqiang
2008-04-23
打赏
举报
回复
不会 帮你顶
aaronstone
2008-04-23
打赏
举报
回复
原理的东西不好理解 如果有具体要求 就好办了
aaronstone
2008-04-17
打赏
举报
回复
头大了
asxiao999
2008-03-30
打赏
举报
回复
不会帮你顶
wl2659753
2008-03-30
打赏
举报
回复
谢了,高手在哪啊?
wl2659753
2008-03-28
打赏
举报
回复
主要就是小波变换这一部分,写一个二维的DWT,主要是写5/3滤波器列方向小波变换的RTL级代码和5/3滤波器行方向的RTL级代码。请大虾尽快回复啊,小弟感激不尽。
aaronstone
2008-03-25
打赏
举报
回复
具体要求是什么呢?
VHDL
verilog 转换 XHDL 附带破解!
附带破解!
VHDL
verilog 转换 XHDL
VHDL
语言数字钟
摘要: 自己利用
VHDL
硬件描述语言实现的多功能电子数字钟的完整源程序,各项功能已在实验开发系统上演示,功能相当完善!还包括自己在具体开发过程中的发现的一些
VHDL
语言的语法问题,欢迎
高手
指点!
FPGA控制AD采集全过程的
VHDL
程序
很好的学习资料,希望能带给你们帮助很好!!!
数字调制解调技术的MATLAB与FPGA实现-AlteraVerilog版.7z
AlteraVerilog版!!! AlteraVerilog版!!! AlteraVerilog版!!! 不是
VHDL
版的
VHDL
:在Quartus II里编写8位加法器(第一次由代码得到电路图)
前言 最近一直没有时间,最想做的“设计一门完备又有效的ruby类语言”这种事也没时间做!由于这个EDA有课,所以就先练习下! VSCode编辑 下载一个
VHDL
插件就好,VSCode的界面看着很舒服 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; --注释 entity adder_8bits is port( A,B : in std_logic_vector(7 downt
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章