【 向intel_iclifort 提问】并行处理机制在芯片层上早就有了。比如SIMD就是并行计算的，只是数据位不够大。要想加大数据位宽，在芯片上实现现实吗？

[milex]

并行处理机制在芯片层上早就有了。比如SIMD就是并行计算的，只是数据位不够大。要想加大数据位宽，在芯片上实现现实吗？

[intel_iclifort]

针对任何一个体系架构, 我门都可以设法找到三个层次上的并行去提高性能
1. Instruction Level Parallelism (ILP)
2. Thread Level Parallelism (TLP)
3. Processes Level Parallelism (PLP)

SIMD (单指令多数据) 的并行是 ILP 中的一种形式, 大家熟知的 MMX™, SSE, SSE2, SSE3 指令就是IA架构上 SIMD 非常成功的例子

正是因为 SIMD 的实现是通过处理器实现的, 那么必须要考虑相关的开销 (比如说寄存器的位宽和数量, 处理单元的位宽和数量)和实际效果的平衡. 你可以增加位宽, 但是成本的迅速上升会导致无法适用于普通用户. 架构设计会综合考虑这些因素的. 比如说, Core 2架构中, MMX/SSE指令的处理单元就变成了128位宽, 相比以前的架构增大了一倍, 那么处理速度就提高了

但是, SIMD 只是并行处理的一种特例, 它要求被处理的数据本身无相关性, 因此无法解决所有的并行问题