社区
非技术区
帖子详情
拜师学艺,共同提高------单片机与C语言,VHDL也可以
kool86
2008-05-09 07:16:37
我是做单片机技术的,但是也没有什么水平.
现在我用的是C语言编程,我只是对单片机的C语言有点了解.
另外,我还在学习VHDL语言,这个只是一个菜鸟.
我希望可以在这里找一个高手做师傅,希望大家可以共同提高自己的技术.
谢谢
...全文
208
15
打赏
收藏
拜师学艺,共同提高------单片机与C语言,VHDL也可以
我是做单片机技术的,但是也没有什么水平. 现在我用的是C语言编程,我只是对单片机的C语言有点了解. 另外,我还在学习VHDL语言,这个只是一个菜鸟. 我希望可以在这里找一个高手做师傅,希望大家可以共同提高自己的技术. 谢谢
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
15 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
ding1188
2008-05-19
打赏
举报
回复
接分
kool86
2008-05-19
打赏
举报
回复
发钱了
Treazy
2008-05-12
打赏
举报
回复
只接分
xk306
2008-05-12
打赏
举报
回复
接分
kool86
2008-05-11
打赏
举报
回复
怎么找不到师傅啊,谁要做我的师傅呢?
Treazy
2008-05-10
打赏
举报
回复
我来接分拉
学vhdl硬件编程?那软件编程可以弱化点
没有哪个成型的公司会让你既做硬件又做软件,最多只是硬件上的驱动而已
所以选好位置,对号学习,不要啥都去学!
kool86
2008-05-10
打赏
举报
回复
我想找个师傅,你们谁可以做我师傅吗?
kool86
2008-05-10
打赏
举报
回复
你们是C迷吗?
用户 昵称
2008-05-10
打赏
举报
回复
俺也想找个师傅学,不过是学verilog hdl
chenhj_wo
2008-05-09
打赏
举报
回复
但好像也不太好找工作啊
Oversense
2008-05-09
打赏
举报
回复
这个比 c++有钱途
baihacker
2008-05-09
打赏
举报
回复
不懂的飘过
langhua0001
2008-05-09
打赏
举报
回复
共同进步
qiuqiu173
2008-05-09
打赏
举报
回复
共同学习
effective_person
2008-05-09
打赏
举报
回复
跟lz一个样
学习VHDL 语言了
做嵌入式,学DSP
哈哈!一个初学者了!
vhdl
与
c语言
使用的区别(个人体会)
vhdl
,是硬件描述性语言。
C语言
,是软件编程语言。 从语言的基本语法方面来看,两种语言,有很多共同点。什么变量、顺序、循环等语法方面都很多相同的地方。但是,如果你用
C语言
开发的思想来考虑
VHDL
语言的开发,就会报很多错。这是为什么呢? 经过一段时间的学习、使用和请教发现了一些
VHDL
语言的开发的注意事项: 要谨记:
vhdl
的开发,不单单是软件的开发,它其实是硬件电路图的开发。只不过它的实现
VHDL
-AMS 常用程序模块
VHDL
-AMS 是硬件描述语言
VHDL
(IEEE 1076-1993)的一个衍生部分。它包含了模拟和混合信号的扩展,从而能够对模拟和混合信号系统的行为进行描述。基础模块```
------
------
------
------
------
-- -- 电阻
------
------
------
------
------
---LIBRARY IEEE; USE IEEE.electrical_syste
Verilog-AMS &
VHDL
-AMS
Verilog-AMS和
VHDL
-AMS出现还不到4年,是一种新的标准。作为硬件行为级的建模语言,Verilog-AMS和
VHDL
-AMS分别是Verilog和
VHDL
的超集,而Verilog-A则是Verilog-AMS的一个子集。Verilog-AMS硬件描述语言是符合IEEE 1364标准的Verilog HDL的1个子集。它覆盖了由OVI组织建议的Verilog HDL的定义和语义,目的是
FPGA(4)--
VHDL
--4位D触发器
文章目录一、实验目的二、实验内容三、实验设计四、实验结果及仿真 一、实验目的 掌握利用
VHDL
语言,进行基本时序元件的设计。 二、实验内容 利用
VHDL
语言设计含异步复位(RST)及使能端(EN)的4位D触发器,其中输入D及输出Q均为4位(STD_LOGIC_VECTOR),上升沿触发。通过编译、仿真验证功能正确性。 三、实验设计 1.依据D触发器的
VHDL
描述以及含异步复位和时钟使能的D触发器的
VHDL
描述相关知识。其描述如下。 2.利用
VHDL
语言设计含异步复位(RST)及使能端(EN)的4位D触发
3-8 译码器设计实验--
VHDL
3-8 译码器设计实验–
VHDL
一、实验目的 (1)学习并掌握Quartus II的使用方法 (2)学习使用原理图方法进行逻辑设计输入,并初步了解可编程器件设计的全过程 (3)熟悉ALTERA公司EDA设计工具软件Quartusll设计一个3-8译码器,并在实验开发系统上熟悉原理图输入及仿真步骤,掌握组合逻辑电路的设计及静态测试方法 二、实验仪器设备 (1) PC机一台。 (2)Quartus Ⅱ开发软件一套 (3)EDA实验开发系统一套 三、实验原理 译码是相对于编码的逆过程,在基于一定硬件支持下能是将
非技术区
15,440
社区成员
58,171
社区内容
发帖
与我相关
我的任务
非技术区
C/C++ 非技术区
复制链接
扫一扫
分享
社区描述
C/C++ 非技术区
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章