社区
硬件设计
帖子详情
rom的读取问题,为什么输入输出用了bidir端后输出就错了?
kanewalk
2008-05-19 02:01:47
如图所示,这是个完整的rom,我把地址输入端和输出端都连到总线上,端口用bidir端口,但是出来的结果不对,比如地址00H的数据本来是138,01H的数据是15,但是模拟后bus上的数据都是bus[6]是高电平,其余都是XXXXX,也就是高阻状态,但是我把地址输入端和输出端分开就正常了。
...全文
199
1
打赏
收藏
rom的读取问题,为什么输入输出用了bidir端后输出就错了?
如图所示,这是个完整的rom,我把地址输入端和输出端都连到总线上,端口用bidir端口,但是出来的结果不对,比如地址00H的数据本来是138,01H的数据是15,但是模拟后bus上的数据都是bus[6]是高电平,其余都是XXXXX,也就是高阻状态,但是我把地址输入端和输出端分开就正常了。
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
shuiyan
2008-05-20
打赏
举报
回复
读/写信号呢?不同的信号,BUS上的端口特性不一样。
地址线(address)只是CPU输出,ROM输入,所以是单向。
而数据线(Data)对于CPU和ROM都是双向,所以必须由读写信号来控制输入、输出状态。
对于ROM,只有在被读(nRW=0, or nOE=0)时,Bus才会是输出态,可以有0/1的变化。只有在被写(nRW=1, or, nWE=0)时是输入态。
其余任何时间,都必须是高阻态(或输入态,如果芯片管脚不支持高阻态的设置)。
FPGA学习嵌入式硬件最小系统搭建(二)(RAM,system_id及PIO等)
上篇NIOS处理器设置中未提到时钟设置,一般在定制个人的NIOS系统之前,需要配置系统时钟,因为开发板上的晶振是50MHz,
输入
给系统的时钟就是外部晶振的时钟频率,因此这里设置为50MHz。有两种设置方法。 由上图可知...
ffmpeg翻译文档
转自 ... 1 命令语法 ffmpeg [全局选项] {[
输入
文件选项] -i
输入
文件} ... {[
输出
文件选项]
输出
文件} ... 即 ffmpeg [global_options] {[input_file_options] -i input_file} ....
MPlayer
音频
输出
选项(仅适用于MPLAYER) 音频
输出
驱动(仅适用于MPLAYER) 视频
输出
选项(仅适用于MPLAYER) 视频
输出
驱动(仅适用于MPLAYER) 解码/过滤器选项 音频过滤器 视频滤镜 通用编码选项(仅用于ME
FPGA niosII 视频笔记--小梅
我先看的正点原子nios视频笔记,后看的小梅哥,这篇笔记就不怎么记太基础的了感觉是小团队,不太正规,讲课口头禅、音量忽大忽小、语速忽快忽慢也让人头疼,但是讲的比较细致、透彻,值得一听,有收获,很多时候看...
mplayer全参数
mencoder (MPlayer 的电影编解码器) 是一个简单的电影编解码器, 其设计为将 MPlayer 可播放的电影(见上所述)编码成其他的 MPlayer 可播放格式(见下面)。 其编码成的 MPEG-4 (DivXXvid), 是 libavcodec 编解码...
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章