社区
Web 开发
帖子详情
网页问题抢答游戏 征求思路
gaolch
2008-07-08 09:12:13
做一个问题即时抢答游戏,要求参与的用户尽量能同一时间获得题目,因为抢答游戏要求即时性比较高。
感觉很难下手,不知道怎么去实现。
各位朋友能否给点思路建议,或是有没有见过相关的实例?谢谢:)
...全文
109
3
打赏
收藏
网页问题抢答游戏 征求思路
做一个问题即时抢答游戏,要求参与的用户尽量能同一时间获得题目,因为抢答游戏要求即时性比较高。 感觉很难下手,不知道怎么去实现。 各位朋友能否给点思路建议,或是有没有见过相关的实例?谢谢:)
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
dyw31415926
2008-07-09
打赏
举报
回复
设一个全局变量(叫singleton类的变量),
每个人都可以提交,提交到action后,先锁定该变量,检查singleton的变量的值,发现没被人用过(0),则
马上标志为用过了(1),
这样最先到达的请求会得到抢答机会
gaolch
2008-07-08
打赏
举报
回复
主要在于怎么让客户同时看到游戏题目,怎么确定哪个用户首先提交了“抢答"按钮
.net大厅
抢答
游戏
(包括服务端和客户端)
.net大厅
抢答
游戏
(包括服务端和客户端)
dy客户端答题
抢答
器
小型连点
抢答
器
八路
抢答
器Multisim仿真源文件+设计说明文档+AD原理图及器件清单.zip
八路
抢答
器Multisim仿真源文件+设计说明文档+AD原理图及器件清单: 元件清单.xls 原理图 参考设计报告.doc
抢答
器.ms12 操作说明.doc 电路讲解.doc 设计
思路
.doc 八路
抢答
器设计
思路
一、任务要求 1、总共有八位选手参与
抢答
; 2、当主持人没有按下开始时,任何
抢答
都无效; 3、当主持人按下开始按键后,开始30秒倒计时,此时任何选手都可以参与
抢答
; 4、当第一个选手
抢答
成功后,会显示选手的编号,同时倒计时停止,并且后面的其他选手
抢答
均无效; 5、当倒计时到最后五秒时,指示灯会闪烁,并且如果倒计时到0了还没有选手
抢答
,那么此次无效。 二、设计
思路
本设计主要分成两大块电路:
抢答
电路和倒计时电路。
抢答
电路要解决如下几个
问题
: 1、计算出选手的编号,这个可以采用8-3编码器。 2、要保证只有第一个选手的
抢答
是有效的,后面其他的无效,这个就需要采取锁存电路,当还没有任何人
抢答
的时候,锁存器是不生效的,处于直通的工作状态,当有第一个人
抢答
了,锁存器就开始起作用,将该号码固定下来,后面的即使有人
抢答
,其编号也无法通过锁存电路,实现该电路可以采用4个D触发器。前三个触发器用来输出选手编号,后面一个触发器用来控制锁存器的工作状态(是直通还是锁存),只需要让D触发器的CLK端控制得当,就可以实现锁存。 倒计时电路要解决如下
问题
: 1、秒脉冲产生电路,因为要以秒倒计时,所以需要一个秒脉冲电路,这个可以通过晶振分频或者555来搭建电路; 2、30秒的倒计时逻辑电路,可以通过两个十进制计数芯片级联形成; 3、倒计时电路跟
抢答
电路的联动,首先需要
抢答
开始的时候倒计时马上开始,
抢答
结束时,倒计时也要停止,这里只需要将
抢答
电路中的主持人开关信号跟最后一个D触发器的输出通过合适的逻辑电路来控制555的输出就可以做到。
四路
抢答
器课程设计.doc
四路
抢答
器的课程设计,属于数电范畴,使用了常见的芯片,不是利用单片机,
基于FPGA的
抢答
器设计
智力竞赛
抢答
计时器的设计 一、 课题说明在许多比赛活动中,为了准确、公正、直观地判断出第一
抢答
者,通常设置一台
抢答
器,通过数显、灯光及音响等多种手段指示出第一
抢答
者。同时,还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛
抢答
计时器。每组设置一个
抢答
按钮供
抢答
者使用。 2、电路具有第一
抢答
信号的鉴别和锁存功能。在主持人将系统复位并发出
抢答
指令后,当有某一组参赛者首先按下
抢答
开关时,数码管显示相应组别并伴有声响。此时,电路应具备自锁功能,使别组的
抢答
开关不起作用。 3、电路具有回答
问题
时间控制功能。要求回答
问题
时间小于等于100s(显示为0~99),时间显示采用倒计时方式。当达到限定时间时,发出声响以示报警。 三、设计
思路
根据设计要求可知,系统的输入信号有:各组的
抢答
按钮d1、d2、d3、d4,主持人按钮host,系统时钟信号clk,数码管的片选信号;系统的输出信号有:首先按下按钮的组别信号sel, 声音信号sound,倒计时显示信号q[6..0]。为实现设计要求,电路由
抢答
鉴别模块、锁存器模块、转换模块、倒计时模块、片选信号产生模块、3选1模块、显示译码模块和一些门电路组成。总体框图如图16-1所示。 四、设计文件 1、顶层原理图智力竞赛
抢答
计时器的顶层原理图如图16-1所示图16-1 智力
抢答
器的原理图 2、底层源程序 (1)
抢答
鉴别模块FENG的VHDL源程序
抢答
鉴别模块FENG如图16-2所示,该模块在第一个选手按下按键后,输出高电平给锁存器,锁存当时的按键状态。
Web 开发
81,122
社区成员
341,744
社区内容
发帖
与我相关
我的任务
Web 开发
Java Web 开发
复制链接
扫一扫
分享
社区描述
Java Web 开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章