能否软件产生PCIRST信号?

sunx 2008-10-10 02:57:32

intel x86平台下,
通常reset重启肯定会产生PCIRST
我希望自己手动产生一个PCIRST, 不知道能否做到

...全文

156 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

nosachow 2008-10-11

打赏
举报

回复

0cf9h写06会产生PCI Reset

zoologist 2008-10-10

打赏
举报

回复

可以，向 3f9h 端口发数据就可以了

更具体的请在南桥spec上查

本文深入解析了主板的Poweron时序，详细介绍了Poweron流程、Reset Map、VRM的工作原理及其关键步骤。重点探讨了VRM如何将12V转换为稳定的CPU核心电压，并涉及Reset流程和过电压/过电流保护机制。

本文深入剖析了Linux系统的启动过程，从BIOS加电自检到硬件初始化，再到BIOS程序的执行，直至操作系统引导记录的加载。详细介绍了POST自检、显示卡BIOS初始化、硬件配置检测等关键步骤。

本文详细介绍了电脑不同状态下的电源管理，包括RTC电源、ALWAYS电、MAIN电、SUS电等概念及其工作原理。阐述了从开机到待机、休眠、关机各个阶段的电压变化过程。

本文详细解析了Linux系统的启动过程，从BIOS加电自检到硬件初始化，再到BIOS的启动代码执行，直至操作系统引导记录加载的整个流程。

代码转载自：https://pan.quark.cn/s/a4b39357ea24 基于VHDL语言的24进制多功能数字钟 FPGA多功能数字钟设计安装要求本项目采用QuartusII9.0版本设计，非9.0版本打开可能会存在兼容性问题。本项目选用FPGA器件为CycloneIII_EP3C40Q240C8 设计任务设计一个24进制多功能数字电子钟，要求具备以下功能：（1）时钟显示：能够以十进制在7段数码管上显示“时”、“分”、“秒”、“十分之一秒”。（2）校表功能：能够对时钟进行校正。（3）启动/暂停功能：能够控制时钟的启动和暂停。（4）一键清零功能：能够将时钟清零。（5）整点报时功能：能够在整点时发出报时信号。（6）闹钟功能：能够在设置的时间到达时发出闹钟信号。顶层设计原理图如下： image 设计方案/设计原理及总体框图设计实现思路：（1）计时功能。计时功能主要由四个计数器模块共同构成，其中十分之一秒计时器为十进制计数、分，秒计时器为六十进制计数、小时计时器为二十四进制计数。计时器之间采用进位信号进行串联。（2）十进制7端数码管显示功能。显示功能由译码器模块实现。译码器模块的两个输入端分别为刷新端和数据端。七个译码器的刷新端连接十分之一秒的周期脉冲信号。而数据端连接计数器的输出端，用以将4位输出BCD码译码为7端数码管的七位显示信号。（3）校表功能。校表功能由二选一模块和校时模式选择器模块构成。其中二选一模块用于连接下一级计时器模块的进位信号和手动按钮脉冲信号。当控制信号为“0”时，二选一模块输出计时器模块的进位信号。而当控制信号为“1”时，二选一模块输出手动按钮信号。控制信号由校时模式选择器模块输出，校时模式选择器输出端连...

21,500

社区成员

41,617

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章