6,127
社区成员
发帖
与我相关
我的任务
分享请发表友善的回复…
发表回复
cnliunx 2011-05-21
- 打赏
- 举报
如需要阅读该回复，请登录或注册CSDN!我要看到回复
lbing7 2008-10-26
- 打赏
- 举报
我喜欢塞奇的《系统工程学导论》
呵呵
不过这个不是基础，还是推荐一下
呵呵
不过这个不是基础，还是推荐一下
77334683 2008-10-25
- 打赏
- 举报
其实网上能找到，。。哪一方面的，，去baidu.com gole搜搜
zhujinqiang 2008-10-24
- 打赏
- 举报
Priciples of Verifiable RTL Design, 2nd Ed.
by Lionel Bening & Harry Foster
Writing Testbenches, Functional Verification of HDL Models
by Janick Bergeron
A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog
（HDL Chip Design) by Douglas J. Smith
by Lionel Bening & Harry Foster
Writing Testbenches, Functional Verification of HDL Models
by Janick Bergeron
A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog
（HDL Chip Design) by Douglas J. Smith
azmao 2008-10-24
- 打赏
- 举报
这问题太大了，硬件设计包括的种类很多了，你想要哪一部分的。
没基础的话还是看大学教材吧。从模拟电路、数字电路开始。
没基础的话还是看大学教材吧。从模拟电路、数字电路开始。
前言：我比较用喜欢行内元素，行内块元素来做横向导航，这样就不用再去担心浮动块级元素带来的不必要影响。但行内元素，行内块元素元素有个硬伤--有默认的间隙 一、行内标签元素出现问题 <body> <...
