社区
英特尔边缘计算技术
帖子详情
l2 cache miss rate多少算高?
wwangzhihang100
2009-01-21 03:00:24
rt
...全文
262
5
打赏
收藏
l2 cache miss rate多少算高?
rt
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
5 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
explorezjx
2009-12-08
打赏
举报
回复
cache line size 可以用CPUZ软件查出来。
heyc1986
2009-11-16
打赏
举报
回复
同问,cache line size如何查看?
为什么你刚才说的line size = 64B, 每次访问单位为4B那种情况,8次之后就会有一次miss,而不是16次?谢谢
intel_zhenyuwang
2009-01-22
打赏
举报
回复
跟你的数据结构有关-希望你的数据存取是线性的,较少跳跃,保持数据在缓存的最大生命周期.
还和你的平台的Cache Line Size有关,假如$Line Size = 64 byte, 四个Bytes 一次访问,八次后应有一次Miss.
希望的Miss rate = 1/8 = 12.5%, 当然实际情况会复杂些.
还有在不同的平台上,造成的延迟(Latency)是不一样的.
intel_zhenyuwang
2009-01-22
打赏
举报
回复
请查阅处理器的相关手册
说明:8次之后1次Miss是理论上的.
wwangzhihang100
2009-01-22
打赏
举报
回复
cache line size如何查看?
为什么你刚才说的那种情况,8次之后就会有一次miss?谢谢
Cache
Memory相关操作总结
cache
memory,
cache
line, write through and write back. Average memory access time = Hit time +
Miss
rate
x
Miss
penalty
计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf
计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf计算机系统结构实验报告-MIPS 指令系统和MIPS 体系结构.pdf
cache
性能分析
cache
性能分析代码、数据分析、实验指导书
高级体系结构.docx
沈海华老师的课真的非常棒呦,人也很和蔼可亲。这是总结的老师的一些资料。如果感兴趣可以下载。主要是根据老师的ppt进行总结的呦。复习的好帮手
计算机体系结构量化分析3rd
计算机体系结构-量化分析(第三版) 计算机体系结构-量化分析(第三版) 计算机体系结构-量化分析(第三版) 非常经典的一本教材
英特尔边缘计算技术
567
社区成员
7,024
社区内容
发帖
与我相关
我的任务
英特尔边缘计算技术
英特尔® 边缘计算,聚焦于边缘计算、AI、IoT等领域,为开发者提供丰富的开发资源、创新技术、解决方案与行业活动。
复制链接
扫一扫
分享
社区描述
英特尔® 边缘计算,聚焦于边缘计算、AI、IoT等领域,为开发者提供丰富的开发资源、创新技术、解决方案与行业活动。
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章