社区
硬件设计
帖子详情
在VHDL语言中怎么实现矩阵运算
mickeychuan
2009-03-03 09:39:28
请问在FPGA上怎么实现矩阵运算?
哪位大虾介绍点资料
邮箱:ldwmmch@163.com
...全文
397
3
打赏
收藏
在VHDL语言中怎么实现矩阵运算
请问在FPGA上怎么实现矩阵运算? 哪位大虾介绍点资料 邮箱:ldwmmch@163.com
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
bn0418
2009-03-16
打赏
举报
回复
那要是求逆呢?推荐楼主使用acceldsp
sbs7301
2009-03-07
打赏
举报
回复
赞同一楼,本质就是求积再求和
是数字滤波器用得最多的运算
benjaminweber
2009-03-03
打赏
举报
回复
显然FPGA只能计算计算固定大小的矩阵。
矩阵的大小确定后,两个矩阵的计算无非就是乘加运算(MAC)
你可以看看FIR滤波器的硬件实现方法相关的内容。
你完全可以简单的矩阵运算转化成多个FIR滤波器运算。
VHDL
实现
任意大小矩阵加法运算
本设计是
VHDL
实现
任意大小矩阵加法运算 通过加法
实现
两个矩阵相加,得到的结果存储在Buffer
中
VHDL
实现
任意大小矩阵乘法运算
VHDL
实现
任意大小矩阵乘法运算 可以通过参数修改矩阵的大小; 使用
VHDL
语言
实现
; 在vivado上进行综合和仿真。
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法,学会使用hdl coder搭建算法模型,校验模型并能自动生成可以下载到FPGA运行的Verilog或
VHDL
代码,学会testbench文件的自动生成和modelsim模型的验证。...
基于Altera浮点IP核
实现
浮点矩阵相乘运算的改进设计
嵌入式计算作为新一代计算系统的高效运行方式,应用于多个高性能领域,如阵列信号处理、核武器模拟、计算流体动力学等。在这些科学计算
中
,需要大量的浮点
矩阵运算
。而目前已
实现
的浮点
矩阵运算
是直接使用
VHDL
语言
编写的浮点矩阵相乘处理单元[1],其关键技术是乘累加单元的设计,这样设计的硬件,其性能依赖于设计者的编程水平。此外,FPGA厂商也推出了一定规模的浮点
矩阵运算
IP核[2],虽然此IP核应用了本厂家的器件,并经过专业调试和硬件实测,性能稳定且优于手写代码,但仍可对其进行改进,以进一步提高运算速度。
LDPC的FPGA代码
基于FPGA的奇偶校验码,低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。本课题从理论和硬件
实现
两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路
实现
LDPC码的编码,在QuartusⅡ开发平台上,应用
VHDL
语言
实现
了有效的编码过程,为LDPC码的硬件
实现
和实际应用提供依据。
硬件设计
6,125
社区成员
11,293
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章