xilinx ISE 中原理图输入时，想将一个8位的线分别和8根1位的线连接，添加bus tap 怎么不行啊？

yunzizi 2009-03-22 10:21:28
xilinx ISE 中原理图输入时，想将一个8位的线分别和8根1位的线连接，添加bus tap 怎么不行啊？
拖拽到需要的地方，并且显示几个小方格表示可以连接时，单击鼠标后bus tap就不见了，奇怪！
...全文
1085 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
qiuconnie 2009-08-18
  • 打赏
  • 举报
 回复 2
引：抱歉，用ISE很久了，但从来没有用过schmetic方式。
为什么不用代码呢，大设计用画图的方式很难完成的。
ISE的schimetic本来就很弱。

流汗……
benjaminweber 2009-03-24
  • 打赏
  • 举报
 回复 1
抱歉，用ISE很久了，但从来没有用过schmetic方式。
为什么不用代码呢，大设计用画图的方式很难完成的。
ISE的schimetic本来就很弱。
关于ISE ILA和VIO的使用
最近需要在ISE平台上验证GTX高速接口的数据传输，在ISE平台上首次用到了ILA逻辑分析仪，故将使用过程中的问题和大概流程整理出来。 ISE平台ILA和VIO的使用 软件：ISE 14.7 芯片: XILINX V7 690T 1176 语言：Verilog 引言 ila和vio的基础知识就不多说了，简单来说，就是为了方便观察FPGA内部信号，设置的一种工具。XILINX对应ILA，ALTERA对应signaltap，功能都是类似，使用方式稍有不同。vio可以作为寄存器给FPGA中提供信号值 ，即可以
从error 中学习
　　这学期有微机原理这门课，有学FPGA，开发环境用的是Xilinx ISE。它可以通过原理图、SM、HDL等方式输入。前两个星期稍微接触了一下，结合以前学51单片机的经历，然后google了一些资料代码什么的，初步实现了简单的按键控制灯的亮灭、流水灯功能，不过对verilog语法还不是很熟悉。 　　跑题了。今天想写这篇博文主要是为了记录和整理上课时遇到的一些问题。下午两节课，主要内容...
Xilinx ISE系列教程（4）：ChipScope逻辑分析仪ICON、ILA、VIO使用
Xilinx的FPGA片内逻辑分析仪被称为ChipScope，通过插入IP核的方式实现，主要包括3大IP核。ICONICON（integrated controller），主要负责与JTAG口的通讯，最大支持连接15个Core，这里的Core可以是ILA或VIO。ILAILA（integrated logic analyzer），嵌入式逻辑分析仪，可以抓取内部的任何信号，通过设置触发条件的方式，抓取一段时间的波形，时间长度取决于FPGA RAM资源大小。VIO。...
Xilinx JTAG技术详解及应用实战
JTAG（Joint Test Action Group）遵循IEEE 1149.1标准，通过四根核心信号线实现对芯片的非侵入式测试与调试。TCK（Test Clock）提供同步时钟，驱动TAP控制器状态机运行；TMS（Test Mode Select）在每个时钟上升沿决定状态转移路径；TDI（Test Data In）串行输入指令或数据至IR/DR寄存器；TDO（Test Data Out）则在下一个周期串行输出前一级的数据，形成链式响应。
ISE14.7 FPGA无用引脚的上下拉和高阻设置方法
本文将介绍如何在ISE14.7下设置无用引脚的上下拉或高阻态，以避免出现不可预期的问题。对于无用引脚的上下拉设置，我们可以使用VHDL代码来实现。在这个界面中，选择“Unused Pins”选项，并在右侧面板勾选需要设置的无用引脚。同样地，对于无用引脚的高阻设置，我们也可以使用类似的代码实现。在创建工程的对话框中，选择您的FPGA型号、顶层模块等信息，并单击“下一步”。通过以上步骤，我们可以很容易地实现ISE14.7下FPGA无用引脚的上下拉或高阻设置，避免出现不可预期的问题。
硬件设计

6,169

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章