社区
装机与升级及其他
帖子详情
双通道DDR是不是应该同时插两条
Song
2003-04-21 10:35:45
nForce2主板支持双通道DDR400,里面有三条内存槽,一条单独的,两条一对的。
如果我想把内存带宽用到最大,是不是应该同时使用两条DDR400插到那一对内存槽中?如果是,那两条内存的大小是不是也应该相同?
如果我以后想再加内存,怎么办?如果加在那条单独的插槽中,是不是上不了双通道?
...全文
61
7
打赏
收藏
双通道DDR是不是应该同时插两条
nForce2主板支持双通道DDR400,里面有三条内存槽,一条单独的,两条一对的。 如果我想把内存带宽用到最大,是不是应该同时使用两条DDR400插到那一对内存槽中?如果是,那两条内存的大小是不是也应该相同? 如果我以后想再加内存,怎么办?如果加在那条单独的插槽中,是不是上不了双通道?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
7 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
sky_xp
2003-04-21
打赏
举报
回复
是的,必须用两根
zwwzy
2003-04-21
打赏
举报
回复
没用过nForce2
不过我想应该假内存来回路
wy2001wy
2003-04-21
打赏
举报
回复
没听说,应该是不用吧,不过我最近说什么好像都不太有准,还是听听别人怎么说吧
项目花园范德彪
2003-04-21
打赏
举报
回复
可惜的是,只能放两条,一模一样的,
但是,NFORCE的内存,两种方式,下,都很快,
!
比KT400,快很多!
项目花园范德彪
2003-04-21
打赏
举报
回复
不会吧,
这么EASY的问题,
不是写着呢么??
两个色彩的,一样一条,
就是双通道!
Song
2003-04-21
打赏
举报
回复
如果我以后想再加内存,怎么办?
回炉重造,学习编程中。。。
2003-04-21
打赏
举报
回复
不太清楚,没用这内存,我想应该是吧,你还是用google搜索一下吧
----------------------------------------
宠辱不惊,坐看庭前花开花落;
去留无意,漫随天上云卷云舒;
如果问题解决,请尽快结贴,多谢合作!^_^
----------------------------------------
激活
双通道
内存模式,提升本本性能
1、为啥内存不是
双通道
? 首先通常情况下,要开启
双通道
内存模式,至少
两条
内存的容量和频率必须一致,而不少本本族在升级内存时,并没有考虑这个问题。比如同样是1GB内存,标配的为三星
DDR
2 533,而升级后的为现代
DDR
2 667,这显然无法开启
双通道
模式,难道还得花钱再买一条内存吗? 2、
双通道
激活思路 内存参数被写入了内存SPD芯片里,然后由主板BIOS来读取,从而判断是否为
双通道
模式,而内存SPD信息是可修改的,如果用软件把
两条
内存的SPD 信息改为一样,不就可骗过主板BIOS,从而激活内存
双通道
模式吗?
DDR
2Layout指导手册
DDR
2Layout指导手册
DDR
布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨
DDR
布线规则,有很多同行故弄玄虚,把
DDR
布线说得很难,我在这里要反其道而行之,讲一讲
DDR
布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于
DDR
1,
DDR
2和
DDR
3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片
DDR
芯片时有用) 首先要确定
DDR
的拓补结构,一句话,
DDR
1/2采用星形结构,
DDR
3采用菊花链结构。 拓补结构只影响地址线的走线方式,不影响数据线。以下是示意图。
DDR
-Topology 星形拓补就是地址线走到两片
DDR
中间再向两片
DDR
分别走线,菊花链就是用地址线把两片
DDR
“串起来”,就像羊肉串,每个
DDR
都是羊肉串上的一块肉,哈哈,开个玩笑。 YangRouChuan 第二步,元器件摆放 确定了
DDR
的拓补结构,就可以进行元器件的摆放,有以下几个原则需要遵守: 原则一,考虑拓补结构,仔细查看CPU地址线的位置,使得地址线有利于相应的拓补结构 原则二,地址线上的匹配电阻靠近CPU 原则三,数据线上的匹配电阻靠近
DDR
原则四,将
DDR
芯片摆放并旋转,使得
DDR
数据线尽量短,也就是,
DDR
芯片的数据引脚靠近CPU 原则五,如果有VTT端接电阻,将其摆放在地址线可以走到的最远的位置。一般来说,
DDR
2不需要VTT端接电阻,只有少数CPU需要;
DDR
3都需要VTT端接电阻。 原则六,
DDR
芯片的去耦电容放在靠近
DDR
芯片相应的引脚 以下是
DDR
2的元器件摆放示意图(未包括去耦电容),可以很容易看出,地址线可以走到两颗芯片中间然后向两边分,很容易实现星形拓补,同时,数据线会很短。
DDR
2-Placement 以下是带有VTT端接电阻的
DDR
2元器件摆放示意图,在这个例子中,没有串联匹配电阻,VTT端接电阻摆放在了地址线可以到达的最远距离。
DDR
2-Placement-VTT 以下是
DDR
3元器件摆放示意图,请注意,这里使用的CPU支持
双通道
DDR
3,所以看到有四片(参考设计是8片)
DDR
3,其实是每两个组成一个通道,地址线沿着图中绿色的走线传递,实现了菊花链拓补。地址线上的VTT端接电阻摆放在了地址线可以到达的最远的地方。同样地,数据线上的端接电阻也放置在了靠近
DDR
3芯片的位置,数据线到达CPU的距离很短。同时,可以看到,去耦电容放置在了很靠近
DDR
3相应电源引脚的地方。
DDR
3-Placement 第三步,设置串联匹配电阻的仿真模型 摆放完元器件,建议设置串联匹配电阻的仿真模型,这样对于后续的布线规则的设置是有好处的。 点击AnalyzeSI/EMI SimModel Assignment,如下图。 Model-Assigment 然后会出来Model Assignment的界面,如下图 Model-Assigment-Menu 然后点击需要设置模型的器件,通常就是串联匹配电阻,分配或创建合适的仿真的模型,如果不知道如何创建,请在互联网上搜索或发邮件给正旗通信(Zencheer Studio)。 Model-Assigment-Select 分配好仿真模型之后的网络,使用Show Element命令,可以看到相关的XNET属性,如下图。 XNET-Show-Element 第四步,设置线宽与线距 1.
DDR
走线线宽与阻抗控制密切相关,经常可以看到很多同行做阻抗控制。对于纯数字电路,完全有条件针对高速线做单端阻抗控制;但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。到目前为止,本人设计的混合电路产品中,最高规格的
DDR
是
DDR
2-800,未作阻抗控制,工作一切正常。 2.
DDR
的供电走线,建议8mil以上,在Allegro可以针对一类线进行物理参数的同意设定,我本人喜欢建立PWR-10MIL的约束条件,并为所有电源网络分配这一约束条件,如下图。 PWR-10MIL 3. 线距部分主要考虑两方面,一是线-线间距,建议采用2W原则,即线间距是2倍线宽,3W很难满足;二是线-Shape间距,同样建议采用2W原则。对于线间距,也可以在Allegro中建立一种约束条件,为所有
DDR
走线(XNET)分配这样的约束条件,如下图。
DDR
-2W 4. 还有一种可能需要的规则,就是区域规则。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或
DDR
芯片周围设定允许小间距,小线宽的区域规则,如下图。 region-rule 第五步,走线 走线就需要注意的内容比较多,这里只做少许说明。 所有走线尽量短 走线不能有锐角 尽量少打过孔 保证所有走线有完整的参考面,地平面或这电源平面都可以,对于交变信号,地与电源平面是等电位的 尽量避免过孔将参考面打破,不过这在实际中很难做到 走完地址线和数据后,务必将
DDR
芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的 下图是完成的
DDR
走线,但尚未绕等长。
DDR
-Route-Done 第六步,设置等长规则 对于数据线,
DDR
1/2与
DDR
3的规则是一致的:每个BYTE与各自的DQS,DQM等长,即DQ0:7与DQS0,DQM。等长,DQ8:15与DQS1,DQM1等长,以此类推。
DDR
2数据线等长规则举例
DDR
2-Data-Rule
DDR
3数据线等长规则举例
DDR
3-Data-Rule 地址线方面的等长,要特别注意,
DDR
1/2与
DDR
是很不一样的。 对于
DDR
1/2,需要设定每条地址到达同一片
DDR
的距离保持等长,如下图。
DDR
2-A
ddr
ess-Rule 对于
DDR
3,地址线的等长往往需要过孔来配合,具体的规则均绑定在过孔上和VTT端接电阻上,如下图。可以看到,CPU的地址线到达过孔的距离等长,过孔到达VTT端接电阻的距离也等长。
DDR
3-A
ddr
ess-Rule 补充一点,很多时候,地址线的等长要求不严格,这一点我还没有尝试过。在本人设计的这些产品中,地址线,数据线都做了25mil的Relative Propagation Delay的等长规则设定。关于等长规则设定的细节在这里不再赘述,有兴趣的话,可以发邮件给正旗通信(Zencheer Studio)。 第七步,绕等长 完成等长规则的设定后,最后一步也是工作量最大的一步:绕等长。 在这一步,我认为只有一点规则需要注意:尽量采用3倍线宽,45度角绕等长,如下图。 Routing-Tunning 绕等长完成后,最好把
DDR
相关网络锁定,以免误动。
DDR
-Layout-Example 到这里,
DDR
走线就已经完成了,在本人设计过的三,四十种产品中,都是按照上面的规则与过程完成的,
DDR
2最高规格是
DDR
2-800,512MB,
DDR
3最高规格是
DDR
3-1600,1GB,都可以很稳定的工作,无论性能还是可靠性,都未曾出过问题。 写下你的评论… 发表评论
DDR
内存的布线经验 daniel117daniel1172013-12-03 14:32:361395 目前的嵌入式系统中普通使用
DDR
内存,有些可以支持
DDR
2内存,这些系统中PCB LAYOUT成为很关键的环节。LAYOUT不好可能造成系统远行不稳定甚至无法跑起来。以下是本人做硬件设计中的一点经... Altium Designer -- PCB布局与布线 qq_29350001qq_293500012016-06-29 10:59:3714150 关于
DDR
3布线的一些规范(个人总结) 本规范为个人总结,介绍得比较简单。当然,具体规范不止这么点。写得不好的地方还请见谅。 1. 一、阻抗方面
DDR
3要严格控制阻抗,单线50ohm,差分100oh... 天才!90后小伙投资两年战绩震惊整个温州 云裳贸易 · 顶新
DDR
Layout Guide-
DDR
内存布线指导 cpf099cpf0992016-07-26 19:35:02629 在现代高速数字电路的设计过程中,工程师总是不可避免的会与
DDR
或者
DDR
2,SDRAM打交道。
DDR
的工作频率很高,因此,
DDR
的布线(或者Layout)也就成为了一个十分关键的问题,很多时候,
DDR
...
ddr
3 layout guide 2014年10月27日 19:59441KB下载
DDR
3 硬件设计和 Layout 设计【中为电子科技工作室】 2015年03月29日 17:46985KB下载
DDR
3布线的那些事 kuxiao1991kuxiao19912016-10-10 11:43:165102
DDR
3的设计有着严格等长要求,归结起来分为两类(以64位的
DDR
3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信...
DDR
3 PCB LAYOUT布线的一些规范 2017年07月27日 14:09612KB下载
DDR
布线规则与过程 haozi0_0haozi0_02015-11-10 23:26:291442 转自:http://www.witimes.com/
ddr
-layout-rules-processes/ 多年前,无线时代(Witimes)发布了一篇文章关于
DDR
布线指导的一篇文章,当时在网络上...
DDR
SDRAM布线规则 lifan_3alifan_3a2014-11-03 15:57:481052 首先区别
DDR
SDRAM与SDRAM: SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而
DDR
则是一个时钟周期内传输两次数据,在时钟的上升期和下降期各传... 8位 16位 32位等几种
DDR
3或LP
DDR
3的PCB设计总结 以前因为工作需要使用全志A10和A31S设计了PCB,综合对比发现全志的设计约束有如下特点: 1.DQS查分对和时钟差分对的约束一般为±800mil到±1000mil; 2.地址或控制线和时钟差分对的... yd4330152763132yd43301527631322017-11-14 18:13:331051
DDR
LAYOUT 2012年05月14日 19:27825KB下载 SDRAM 布线说明 daniel117daniel1172018-01-07 20:35:1769 摘抄于:http://processors.wiki.ti.com/index.php/Sitara_Layout_Checklist#
DDR
2_SDRAM_Signals
DDR
2...
DDR
3设计总结 yd4330152763132yd43301527631322016-11-22 17:16:131273 使用 2 片 16bits 的
DDR
3和 4 片 8bits
DDR
3(双面贴片) 拓扑结构与 2 片
DDR
的要求基本一致,在此重点说明4片
DDR
3双面贴片,其效果图如下所示: ... Autolayout的Top Layout guide moon_prince2013moon_prince20132015-11-27 11:04:224090 问题描述 在学习UIPageViewController的过程中,按照《【译】如何使用Storyboard创建UIPageViewController》编写引导页Demo,但是做完的效果和Demo效果... PCB layout Guide 2014年07月02日 17:27434KB下载 layout_*的一些注意事项 cuihaoren01cuihaoren012016-06-17 12:56:49476 layout_*的一些注意事项在Android UI的开发中layout_*
应该
是用的很多的,但其中有很多的坑想必大家也碰到过,今天就来写写自己碰到的!之后如果还有碰到就在添加。layout_widt...
DDR
Layout Guide-
DDR
布线规则与过程 cpf099cpf0992016-07-26 19:36:312726
DDR
布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨
DDR
布线规则,有很多同行故弄玄虚,把
DDR
布线说得很难,我在这里要反其道而行之,讲一讲
DDR
布线最简规... SDRAM和
DDR
布线指南zz autocaautoca2007-08-30 20:47:002096 发信人: gdtyy (gdtyy), 信区: Embedded标 题: SDRAM和
DDR
布线指南发信站: 水木社区 (Mon Jun 25 23:34:06 2007), 站内*********...
DDR
布局布线规则与实例【中为电子科技工作室】 2015年02月04日 20:584.21MB下载
DDR
基础知识和PCB布线设计 2018年04月17日 00:00 六层
DDR
内存PCB
layout
立即下载 上传者: jokul_yin 时间: 2010-01-27 综合评分: 3 积分/C币:3 PCB布线设计经验谈-模拟和数字布线的异同 立即下载 上传... cpf099 关注 原创 0 粉丝 0 喜欢 0 评论 0 等级: 1级,点击查看等级说明 访问量: 3370 积分: 36 排名: 193万+ 博主最新文章更多文章
DDR
Layout Guide-
DDR
内存布线指导 文章分类 文章存档 2016年7月2篇 博主热门文章
DDR
Layout Guide-
DDR
布线规则与过程 2725
DDR
Layout Guide-
DDR
内存布线指导 629 联系我们 客服 请扫描二维码联系客服 webmaster@csdn.net 400-660-0108 QQ客服 客服论坛 关于招聘广告服务 百度 ©1999-2018 CSDN版权所有 京ICP证09002463号 经营性网站备案信息 网络110报警服务 中国互联网举报中心 北京互联网违法和不良信息举报中心 0
DDR
布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨
DDR
布线规则,有很多同行故弄玄虚,把
DDR
布线说得很难,我在这里要反其道而行之,讲一讲
DDR
布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于
DDR
1,
DDR
2和
DDR
3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片
DDR
芯片时有用) 首先要确定
DDR
的拓补结构,一句话,
DDR
1/2采用星形结构,
DDR
3采用菊花链结构。 拓补结构只影响地址线的走线方式,不影响数据线。以下是示意图。
DDR
-Topology 星形拓补就是地址线走到两片
DDR
中间再向两片
DDR
分别走线,菊花链就是用地址线把两片
DDR
“串起来”,就像羊肉串,每个
DDR
都是羊肉串上的一块肉,哈哈,开个玩笑。 YangRouChuan 第二步,元器件摆放 确定了
DDR
的拓补结构,就可以进行元器件的摆放,有以下几个原则需要遵守: 原则一,考虑拓补结构,仔细查看CPU地址线的位置,使得地址线有利于相应的拓补结构 原则二,地址线上的匹配电阻靠近CPU 原则三,数据线上的匹配电阻靠近
DDR
原则四,将
DDR
芯片摆放并旋转,使得
DDR
数据线尽量短,也就是,
DDR
芯片的数据引脚靠近CPU 原则五,如果有VTT端接电阻,将其摆放在地址线可以走到的最远的位置。一般来说,
DDR
2不需要VTT端接电阻,只有少数CPU需要;
DDR
3都需要VTT端接电阻。 原则六,
DDR
芯片的去耦电容放在靠近
DDR
芯片相应的引脚 以下是
DDR
2的元器件摆放示意图(未包括去耦电容),可以很容易看出,地址线可以走到两颗芯片中间然后向两边分,很容易实现星形拓补,同时,数据线会很短。
DDR
2-Placement 以下是带有VTT端接电阻的
DDR
2元器件摆放示意图,在这个例子中,没有串联匹配电阻,VTT端接电阻摆放在了地址线可以到达的最远距离。
DDR
2-Placement-VTT 以下是
DDR
3元器件摆放示意图,请注意,这里使用的CPU支持
双通道
DDR
3,所以看到有四片(参考设计是8片)
DDR
3,其实是每两个组成一个通道,地址线沿着图中绿色的走线传递,实现了菊花链拓补。地址线上的VTT端接电阻摆放在了地址线可以到达的最远的地方。同样地,数据线上的端接电阻也放置在了靠近
DDR
3芯片的位置,数据线到达CPU的距离很短。同时,可以看到,去耦电容放置在了很靠近
DDR
3相应电源引脚的地方。
DDR
3-Placement 第三步,设置串联匹配电阻的仿真模型 摆放完元器件,建议设置串联匹配电阻的仿真模型,这样对于后续的布线规则的设置是有好处的。 点击AnalyzeSI/EMI SimModel Assignment,如下图。 Model-Assigment 然后会出来Model Assignment的界面,如下图 Model-Assigment-Menu 然后点击需要设置模型的器件,通常就是串联匹配电阻,分配或创建合适的仿真的模型,如果不知道如何创建,请在互联网上搜索或发邮件给正旗通信(Zencheer Studio)。 Model-Assigment-Select 分配好仿真模型之后的网络,使用Show Element命令,可以看到相关的XNET属性,如下图。 XNET-Show-Element 第四步,设置线宽与线距 1.
DDR
走线线宽与阻抗控制密切相关,经常可以看到很多同行做阻抗控制。对于纯数字电路,完全有条件针对高速线做单端阻抗控制;但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。到目前为止,本人设计的混合电路产品中,最高规格的
DDR
是
DDR
2-800,未作阻抗控制,工作一切正常。 2.
DDR
的供电走线,建议8mil以上,在Allegro可以针对一类线进行物理参数的同意设定,我本人喜欢建立PWR-10MIL的约束条件,并为所有电源网络分配这一约束条件,如下图。 PWR-10MIL 3. 线距部分主要考虑两方面,一是线-线间距,建议采用2W原则,即线间距是2倍线宽,3W很难满足;二是线-Shape间距,同样建议采用2W原则。对于线间距,也可以在Allegro中建立一种约束条件,为所有
DDR
走线(XNET)分配这样的约束条件,如下图。
DDR
-2W 4. 还有一种可能需要的规则,就是区域规则。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或
DDR
芯片周围设定允许小间距,小线宽的区域规则,如下图。 region-rule 第五步,走线 走线就需要注意的内容比较多,这里只做少许说明。 所有走线尽量短 走线不能有锐角 尽量少打过孔 保证所有走线有完整的参考面,地平面或这电源平面都可以,对于交变信号,地与电源平面是等电位的 尽量避免过孔将参考面打破,不过这在实际中很难做到 走完地址线和数据后,务必将
DDR
芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的 下图是完成的
DDR
走线,但尚未绕等长。
DDR
-Route-Done 第六步,设置等长规则 对于数据线,
DDR
1/2与
DDR
3的规则是一致的:每个BYTE与各自的DQS,DQM等长,即DQ0:7与DQS0,DQM。等长,DQ8:15与DQS1,DQM1等长,以此类推。
DDR
2数据线等长规则举例
DDR
2-Data-Rule
DDR
3数据线等长规则举例
DDR
3-Data-Rule 地址线方面的等长,要特别注意,
DDR
1/2与
DDR
是很不一样的。 对于
DDR
1/2,需要设定每条地址到达同一片
DDR
的距离保持等长,如下图。
DDR
2-A
ddr
ess-Rule 对于
DDR
3,地址线的等长往往需要过孔来配合,具体的规则均绑定在过孔上和VTT端接电阻上,如下图。可以看到,CPU的地址线到达过孔的距离等长,过孔到达VTT端接电阻的距离也等长。
DDR
3-A
ddr
ess-Rule 补充一点,很多时候,地址线的等长要求不严格,这一点我还没有尝试过。在本人设计的这些产品中,地址线,数据线都做了25mil的Relative Propagation Delay的等长规则设定。关于等长规则设定的细节在这里不再赘述,有兴趣的话,可以发邮件给正旗通信(Zencheer Studio)。 第七步,绕等长 完成等长规则的设定后,最后一步也是工作量最大的一步:绕等长。 在这一步,我认为只有一点规则需要注意:尽量采用3倍线宽,45度角绕等长,如下图。 Routing-Tunning 绕等长完成后,最好把
DDR
相关网络锁定,以免误动。
DDR
-Layout-Example 到这里,
DDR
走线就已经完成了,在本人设计过的三,四十种产品中,都是按照上面的规则与过程完成的,
DDR
2最高规格是
DDR
2-800,512MB,
DDR
3最高规格是
DDR
3-1600,1GB,都可以很稳定的工作,无论性能还是可靠性,都未曾出过问题。 写下你的评论… 发表评论
DDR
内存的布线经验 daniel117daniel1172013-12-03 14:32:361395 目前的嵌入式系统中普通使用
DDR
内存,有些可以支持
DDR
2内存,这些系统中PCB LAYOUT成为很关键的环节。LAYOUT不好可能造成系统远行不稳定甚至无法跑起来。以下是本人做硬件设计中的一点经... Altium Designer -- PCB布局与布线 qq_29350001qq_293500012016-06-29 10:59:3714150 关于
DDR
3布线的一些规范(个人总结) 本规范为个人总结,介绍得比较简单。当然,具体规范不止这么点。写得不好的地方还请见谅。 1. 一、阻抗方面
DDR
3要严格控制阻抗,单线50ohm,差分100oh... 天才!90后小伙投资两年战绩震惊整个温州 云裳贸易 · 顶新
DDR
Layout Guide-
DDR
内存布线指导 cpf099cpf0992016-07-26 19:35:02629 在现代高速数字电路的设计过程中,工程师总是不可避免的会与
DDR
或者
DDR
2,SDRAM打交道。
DDR
的工作频率很高,因此,
DDR
的布线(或者Layout)也就成为了一个十分关键的问题,很多时候,
DDR
...
ddr
3 layout guide 2014年10月27日 19:59441KB下载
DDR
3 硬件设计和 Layout 设计【中为电子科技工作室】 2015年03月29日 17:46985KB下载
DDR
3布线的那些事 kuxiao1991kuxiao19912016-10-10 11:43:165102
DDR
3的设计有着严格等长要求,归结起来分为两类(以64位的
DDR
3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信...
DDR
3 PCB LAYOUT布线的一些规范 2017年07月27日 14:09612KB下载
DDR
布线规则与过程 haozi0_0haozi0_02015-11-10 23:26:291442 转自:http://www.witimes.com/
ddr
-layout-rules-processes/ 多年前,无线时代(Witimes)发布了一篇文章关于
DDR
布线指导的一篇文章,当时在网络上...
DDR
SDRAM布线规则 lifan_3alifan_3a2014-11-03 15:57:481052 首先区别
DDR
SDRAM与SDRAM: SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而
DDR
则是一个时钟周期内传输两次数据,在时钟的上升期和下降期各传... 8位 16位 32位等几种
DDR
3或LP
DDR
3的PCB设计总结 以前因为工作需要使用全志A10和A31S设计了PCB,综合对比发现全志的设计约束有如下特点: 1.DQS查分对和时钟差分对的约束一般为±800mil到±1000mil; 2.地址或控制线和时钟差分对的... yd4330152763132yd43301527631322017-11-14 18:13:331051
DDR
LAYOUT 2012年05月14日 19:27825KB下载 SDRAM 布线说明 daniel117daniel1172018-01-07 20:35:1769 摘抄于:http://processors.wiki.ti.com/index.php/Sitara_Layout_Checklist#
DDR
2_SDRAM_Signals
DDR
2...
DDR
3设计总结 yd4330152763132yd43301527631322016-11-22 17:16:131273 使用 2 片 16bits 的
DDR
3和 4 片 8bits
DDR
3(双面贴片) 拓扑结构与 2 片
DDR
的要求基本一致,在此重点说明4片
DDR
3双面贴片,其效果图如下所示: ... Autolayout的Top Layout guide moon_prince2013moon_prince20132015-11-27 11:04:224090 问题描述 在学习UIPageViewController的过程中,按照《【译】如何使用Storyboard创建UIPageViewController》编写引导页Demo,但是做完的效果和Demo效果... PCB layout Guide 2014年07月02日 17:27434KB下载 layout_*的一些注意事项 cuihaoren01cuihaoren012016-06-17 12:56:49476 layout_*的一些注意事项在Android UI的开发中layout_*
应该
是用的很多的,但其中有很多的坑想必大家也碰到过,今天就来写写自己碰到的!之后如果还有碰到就在添加。layout_widt...
DDR
Layout Guide-
DDR
布线规则与过程 cpf099cpf0992016-07-26 19:36:312726
DDR
布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨
DDR
布线规则,有很多同行故弄玄虚,把
DDR
布线说得很难,我在这里要反其道而行之,讲一讲
DDR
布线最简规... SDRAM和
DDR
布线指南zz autocaautoca2007-08-30 20:47:002096 发信人: gdtyy (gdtyy), 信区: Embedded标 题: SDRAM和
DDR
布线指南发信站: 水木社区 (Mon Jun 25 23:34:06 2007), 站内*********...
DDR
布局布线规则与实例【中为电子科技工作室】 2015年02月04日 20:584.21MB下载
DDR
基础知识和PCB布线设计 2018年04月17日 00:00 六层
DDR
内存PCB
layout
立即下载 上传者: jokul_yin 时间: 2010-01-27 综合评分: 3 积分/C币:3 PCB布线设计经验谈-模拟和数字布线的异同 立即下载 上传... cpf099 关注 原创 0 粉丝 0 喜欢 0 评论 0 等级: 1级,点击查看等级说明 访问量: 3370 积分: 36 排名: 193万+ 博主最新文章更多文章
DDR
Layout Guide-
DDR
内存布线指导 文章分类 文章存档 2016年7月2篇 博主热门文章
DDR
Layout Guide-
DDR
布线规则与过程 2725
DDR
Layout Guide-
DDR
内存布线指导 629 联系我们 客服 请扫描二维码联系客服 webmaster@csdn.net 400-660-0108 QQ客服 客服论坛 关于招聘广告服务 百度 ©1999-2018 CSDN版权所有 京ICP证09002463号 经营性网站备案信息 网络110报警服务 中国互联网举报中心 北京互联网违法和不良信息举报中心 0
SDRAM和重定位relocate-1.5.ARM裸机第五部分
本期课程的主要目标是掌握汇编调用C语言、指令cache、关闭看门狗等,重点知识是代码重定位与链接脚本、
DDR
的初始化,并且将整个裸机程序重定位到
DDR
中。
服务器内存条的
插
法.doc
DELL PowerEdge R710服务器支持
DDR
3 的 DIMM (RDIMM) 或 ECC 非缓冲的 DIMM(UDIMM)。单列和双列 DIMM 可以是 1067 MHz 或 1333 MHz,四列DIMM 可以是 1067 MHz。 DELL PowerEdge R710服务器含 18 个内存
插
槽,分为两组,每组九个
插
槽,分别用于一个处理器。每组
插
槽(9 个)分为三个通道,每个通道有三个内存
插
槽。每个通道的第一个
插
槽上都标有白色释 放拉杆。 DELL PowerEdge R710服务器支持的最大内存取决于所用的内存模块类型和大小: 对于大小为 2-GB、4-GB 和 8-GB (如果有)的单列和双列RDIMM,支持的总量最大为 144 GB。 对于四列 RDIMM (每个通道两个),支持的总量最大为 96 GB。 对于 1 GB 和 2 GB 的 UDIMM,支持的最大总容量为 24 GB。 内存一般安装原则 为确保获得最佳系统性能,请在配置系统内存时遵守以下通用原则: 注:未遵循这些原则的内存配置会导致系统在启动时停机,并且无任何系统消息的视频 输出。 不能混合安装 R
Asus/华硕 DSBV-DX-C 771针主板参数
Asus/华硕 DSBV-DX-C 771针主板 S5000V 支持54 支持RAID 0.1.5 华硕DSBV-DX/C详细参数 主板芯片 集成芯片:显卡/网卡 主芯片组:Intel 5000V 芯片厂商:Intel 芯片组描述:采用Intel 5000V+6321ESB芯片组 音频芯片:无 图形芯片:集成XGI Z7 PCI显示控制器 网络芯片:板载英特尔 6321+ 英特尔82563EB双千兆网卡 CPU规格 适用平台:Intel平台 CPU种类:Core 2 Duo/Xeon CPU描述:支持双核英特尔 至强 处理器5000/5100系列,四核英特尔 至强 处理器5300系列处理器 CPU
插
槽:Socket 771 支持CPU数量:2 总线频率:FSB 1333MHz 内存规格 内存类型:
DDR
2 内存描述:支持
双通道
DDR
2 533/667内存 扩展
插
槽 显卡
插
槽:2条PCI-E 8X PCI
插
槽:1条PCI
插
槽 IDE
插
槽:一个IDE
插
槽 FDD
插
槽:一个FDD,接软驱 SATA接口:6个SATAII接口,支持RAID 0、1、10,5 I/O接口 PS/2接口:PS/2鼠标,PS/2键盘接口 并口串口:1个串口 其他内部
插
口:2条 PCI-X
插
槽 外接端口:音频接口/VGA接口 板型 主板板型:Micro ATX 外形尺寸:12”* 10.5" 其他特征 其他特点:智能风扇:支持Smart Fan2、MemCool 支持机架式(机架式和塔式两用) ASWM2.0 其他参数 超线程技术:支持 硬件监控:CPU温度 风扇转速 电源
插
口:一个八针,一个24针电源接口
装机与升级及其他
1,284
社区成员
21,823
社区内容
发帖
与我相关
我的任务
装机与升级及其他
硬件使用 装机与升级及其他
复制链接
扫一扫
分享
社区描述
硬件使用 装机与升级及其他
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章