如何设计这样的计时器

littledapan 2003-05-08 04:11:10

小弟想产生多个计时器来对一个事件序列进行定时，这些事件的发生是随机的，一旦发生就为他产生一个定时器，定时器和事件是一一对应的。当某个定时器时间结束的时候产生这个定时器对应事件进行处理。希望能够让定时器的处理函数知道定时器对应的事件是哪一个。怎么办？
希望各位大哥不吝赐教
qq:51404837

...全文

23 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

本课程主要介绍Python图形用户界面程序设计框架PyQt的程序设计，内容基本包含了利用PyQt进行图形界面程序设计的各个主要方面。内容从PyQt基础知识开始，内容包括：图形界面基础；事件、信号处理；图形绘制、坐标映射；鼠标、键盘操作；计时器；子窗口、对话框；action；剪贴板及打印输出等内容。课程内容丰富，配有大量实例程序。

　　电子计时器是一种新型的电子读数工具，有时候又叫做秒表。使用电子计时器来记录运动员的读数十分方便，特别是在各种田径赛场，电子计时器能够帮助裁判精确地记录每一位运动员的时间。宇凡微也有一种基于单片机的电子计时器设计方案，下面是详细知识说明! 　　一、电子计时器方案开发原理　　电子计时器的核心是电子振荡器，工作原理是由电子振荡器的频率确定时间基数，在此基础上实现数字显示或者指针运动。振荡器的频率的精度决定计时精度，而常用的电子振荡器是晶体振荡器。　　二、电子计时器方案功能　　此电子计时器方案，主控芯

秒表计时器是一种常见的计时工具，可以用于测量时间间隔。在嵌入式系统中，我们可以使用Verilog语言来实现一个简单的秒表计时器。要使用该秒表计时器，您需要将其实例化，并为输入信号提供适当的触发信号。设计一个基于Verilog的秒表计时器，该计时器可以在嵌入式系统中使用。这是一个简单的Verilog秒表计时器的设计。模块，并将输入信号和输出信号连接到相应的信号线上。是一个32位的寄存器，用于保存计数器的值。模块定义了秒表计时器的输入和输出信号。信号，您可以获取秒表计时器的输出值。输出信号直接连接到计数器。

软件安装： Proteus：点击下载 Keil：点击下载设计简介：本设计是基于单片机的倒计时器的设计，主要实现以下功能：通过按键可以设置定时时间在定时期间，红灯每隔5秒亮一次，提示计时正在运行在定时计数到0时，红灯熄灭，绿灯点亮，提示定时结束资料预览：仿真设计：资料预览：计时运行状态仿真图：计时结束状态仿真图：资料下载：基于单片机的倒计时器的设计-毕设狗 ...

计时类应用设计一、课程设计的内容设计一个电路能完成时钟、秒表和计时器功能二、课程设计的要求与数据具体要求： 1、按下启动按钮，进入时钟运行模式；按下停止按钮，系统清零停止工作（全部显示内容也都熄灭）； 2、系统包括时钟、秒表和计时器三种功能模式，用三盏灯分别指示三种模式；设置一个模式切换按钮，按一次按钮，从时钟模式切换进入秒表模式，再按一次按钮，从秒表模式切换进入计时器模式，第三次按下按钮，从计时器模式切换进入时钟模式，继续按下切换按钮，则切换顺序如上所述； 3、时钟模式（24小时制）：（1）完成

50,526

社区成员

85,605

社区内容

发帖

与我相关

我的任务

javaspring bootspring cloud 技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章