社区
硬件设计
帖子详情
请教:DDR控制器 数据位宽 16位和32位的区别
wohuazhen
2009-05-20 12:13:51
请问MCU的DDR控制器数据位宽(Dn,pad)16位和32位的区别?
在其它条件相同的情况下,每个时钟读取的数据,32位是16位的2倍吗?
如果忽略控制时序时间,
16位的是不是一个时钟可以读或写16/8*2Byte?
32位的则为32/8*2Byte?
还是不论16位或32位都是8/8*2Byte?
...全文
2672
5
打赏
收藏
请教:DDR控制器 数据位宽 16位和32位的区别
请问MCU的DDR控制器数据位宽(Dn,pad)16位和32位的区别? 在其它条件相同的情况下,每个时钟读取的数据,32位是16位的2倍吗? 如果忽略控制时序时间, 16位的是不是一个时钟可以读或写16/8*2Byte? 32位的则为32/8*2Byte? 还是不论16位或32位都是8/8*2Byte?
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
5 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
wohuazhen
2009-05-22
打赏
举报
回复
1
[Quote=引用 4 楼 cbsqty 的回复:]
MCU和DDR连接的数据线的位宽,决定了一个时钟周期能读取多少数据,比如16位宽,DDR则可一次读取16*2bit数据。
只要有读命令或写命令,每个数据线上都有数据传输,这是DDR的传输机制。
但是至于你读出的是一个byte还是2个byte应该和你存取时的地址有关,如果你发送的地址是指向8位的空间,那么假如是16位的位宽,那高8位就为0或F,低8位才是你有用的数据。
我前面说的DDR颗粒的事情是因为,单颗的颗粒最多只有16位数据线,…
[/Quote]
了解了。
这么说,在频率一样的情况下,32位的DDR控制器单位时间能够读取的最大数据量是16位的DDR控制器能够读取的最大数据量的2倍了。不考虑控制命令等消耗的时间。
那么Burst的类型有2、4、8,这里指的单位是什么呢?如果是16位的DDR控制器的话,是不是16bit;32位控制器就是32bit为一个单位呢?
wohuazhen
2009-05-21
打赏
举报
回复
[Quote=引用 2 楼 cbsqty 的回复:]
在MCU端是这样的: 16位则可一秒钟读取2byte
32位的则加倍
在DDR端则要看你选择的颗粒规格,如果你的单颗颗粒的位宽可以和MCU一致的话,使用单颗则会省空间。
[/Quote]
cbsqty,你说的是你自己的理解吧?!
你研究过 DDR的databook吗?我看不太明白。
----------------------------------
DDR的意思是一个时钟可读或写两次数据
但是我不知道每次数据是固定8位,还是根据MCU的DDR控制器的位数决定
同样的读flash时,也有这个问题,是一个时钟读1个byte还是读控制器的位宽的数据,
疑惑的原因在,控制器、flash芯片都有byte控制线。如果没有控制线,就一个读或写控制器数据位宽。
cbsqty
2009-05-21
打赏
举报
回复
MCU和DDR连接的数据线的位宽,决定了一个时钟周期能读取多少数据,比如16位宽,DDR则可一次读取16*2bit数据。
只要有读命令或写命令,每个数据线上都有数据传输,这是DDR的传输机制。
但是至于你读出的是一个byte还是2个byte应该和你存取时的地址有关,如果你发送的地址是指向8位的空间,那么假如是16位的位宽,那高8位就为0或F,低8位才是你有用的数据。
我前面说的DDR颗粒的事情是因为,单颗的颗粒最多只有16位数据线,而一般的CPU有64条数据线,这样至少需要4颗颗粒才能存取数据。和你问的这个问题,应该关系不大了。
cbsqty
2009-05-20
打赏
举报
回复
在MCU端是这样的: 16位则可一秒钟读取2byte
32位的则加倍
在DDR端则要看你选择的颗粒规格,如果你的单颗颗粒的位宽可以和MCU一致的话,使用单颗则会省空间。
guetcw
2009-05-20
打赏
举报
回复
16位=16bit=2byte
32位=32bit=4byte
要说它们的区别就相当于 一条两车道的高速公路跟一条四车道的高速公路的区别
DDR
3中bank,
16
bit和32bit等概念(很好的资料)
原文链接:http://blog.csdn.net/njuitjf/article/details/17096517 非常好的资料关于两片
DDR
级联组成32bit系统,平时工作中也经常遇到,跟大家分享一下:
DDR
3中bank,
16
bit和32bit等概念 最近在看内存相关的东东。 以前认为内存就是块资源,需要的时候,malloc出来一部分使用即可。对内部的东东没
DDR
资料
DDR
的资料
基于Xilinx的FPGA高速串行接口设计(ADS6445)
首先 ADC 输出的 LVDS 信号通过 IOB 中的差分输入缓冲器(IBUFGDS)转化为 FPGA 可以处理的信号,这时由于 IOB 靠近信号的输入端口,所以通过差分输入缓冲器后的时钟与
数据
之间仍保持对应的相
位
关系,差分
位
时钟转成单端时钟 bitclk,帧时钟转成差分的 fcop、fcon,差分的
数据
信号转成差分的 doutp、doutn。本文采用两线制、
DDR
的LVDS接口,帧时钟与FPGA给到ADC的时钟频率一致,
位
时钟是FPGA给到ADC的时钟频率的4倍,
数据
传输的速率
位
8倍的时钟频率。
电源纹波和电源噪声有什么
区别
?
转载--南山扫地僧2021-12-26 11:17 以下文章来源于大话硬件,作者零下12度半 本篇文章主要分享电源纹波和电源噪声的
区别
,目录和结构如下: 1.前言 2.纹波 3.噪声 4.纹波和噪声 5.测试方法 6.如何降低纹波和噪声 整篇文章阅读预计8分钟。 1.前言 大三在技术二面CVTE时,面试官提出了一个问题,你们在学校是怎么测试纹波的?我记得那时候我的回答是,我们在实验室测纹波是用示波器探头加在输出端,耦合方式选为AC,带宽限制在20MHz进行测试。 面试官又问我,为..
Dram学习笔记(2) 读《终极内存技术指南》笔记 + 纠正一些流传很广的文章错误
0. 引言 之前有段时间时间做过Dram的统计工作,学习了一点Dram的基础知识,写了一篇简单的学习笔记 Dram学习笔记(1) Dram相关基础知识。 后来觉得有些东西还是理解的不是很透彻,比如很简单的例子,当burst = 1, mask burst=1的时候,真实的带宽是多少?以前觉得是burst包含了mask burst,后来和我们的dram controller的设计者
请教
了一下才发现不是这样的。 由此感觉自己掌握的自己基础知识太少了,所以想找资料看看。 网上的资料参差不齐,很难成体系,很幸运最
硬件设计
6,163
社区成员
11,290
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章