数据采集，读FIFO数据

xushuijun 2009-06-12 03:28:55
我想使用RTD的PC104数采卡进行数据采集，但是它的数采卡的API函数不是像NI那样详细。比如API函数只提供了每次读取FIFO中的一个字的函数。但我需要的是最好能像NI的那样，开始采集以后，如果发现半满中断自动将数据读出，放到一个缓存中，按通道数依次分好，这样一直循环，直到读到的数据个数满足我的设定值时，停止采集。那么我应用时只要重缓冲区里读数据就可以了，不知哪位高手做过这样的程序，能参考一下吗？或者讲讲这个缓冲区的设计思路。由于我数采卡的驱动没做过，如何很好的处理这个我不是很了解，我使用Vc++.
我用过盛博的PC104数采卡，它的API函数也是很普通，我自己循环读FIFO效果不好。我后来使用研祥的PC104数采卡，研祥的API函数就处理了我上述的问题。但我经过测试其可靠性不是很理想，后来我只好还是使用NI的数采卡。但是NI的卡的使用温度标定的参考值太低，我想用在比较恶劣的条件下，因此还是希望选择RTD的PC104数采卡，不知哪位高手了解其处理流程，给我讲解一下，非常感谢！
...全文
134 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
woods2001 2009-06-12
  • 打赏
  • 举报
 回复
好难啊
顶一下~
瑞萨RA8D2 ADC16H FIFO与溢出管理：构建稳定高速数据采集链路
本文深入解析瑞萨RA8D2微控制器ADC16H模块的硬件FIFO缓冲与双重溢出管理机制，涵盖FIFO使能、中断阈值配置、状态寄存器读-清除范式，以及转换溢出（信号链异常）与FIFO溢出（数据流堵塞）的区分与协同处理。重点说明多扫描组独立FIFO、通道号标识、DMA协同优化及实战避坑策略，支撑高速、稳定、多通道嵌入式数据采集系统构建。
STM32F1之OV7725摄像头·像素数据输出时序、FIFO 读写时序以及摄像头的驱动原理详解
本文围绕STM32驱动OV7725摄像头展开，介绍了像素数据输出时序，如VGA和QVGA时序；阐述了FIFO读写时序，包括写时序和读时序；还说明了摄像头驱动原理，含接线、数据采集过程等，指出不同分辨率下FIFO存储情况及STM32处理方式。
嵌入式SSI接收配置实战：从SRX寄存器到FIFO管理的MC9328MX1驱动详解
本文深入解析飞思卡尔MC9328MX1微控制器SSI模块的接收配置，重点涵盖SRX寄存器的双重角色（CPU访问接口与FIFO入口）、8×16位接收FIFO机制、水印阈值配置策略、SRCR与SCSR关键位设置（含FIFO使能、中断触发、时钟/帧同步极性与方向）、I2S模式硬件强制约束，以及ROE溢出错误清除流程（读SCSR后读SRX）。内容聚焦于嵌入式音频与高速传感器数据采集场景下的稳定驱动实现。
嵌入式传感器FIFO与中断实战：低功耗数据采集与事件捕获优化
本文深入解析嵌入式传感器中FIFO缓冲与中断协同机制，聚焦低功耗数据采集、敲击事件捕获及自动睡眠策略三大实战场景。涵盖寄存器级配置、水位/触发模式选择、中断路由设计、ISR高效实现及功耗计算，并强调I2C通信稳健性、状态寄存器调试与读-改-写操作规范，适用于加速度计等智能传感系统开发。
Altera存储IP核避坑手册：从ALTSYNCRAM到ALTDPRAM的5个关键配置细节
本文聚焦Altera（Intel FPGA）存储IP核ALTSYNCRAM与ALTDPRAM的关键配置细节，涵盖同步/异步读选择逻辑、字节使能的时序影响、异步清零的风险管控、跨时钟域中FIFO与RAM协同机制，以及读延迟配置与时序约束优化。强调在高速数据采集等实际场景中，如何通过合理配置规避功能错误与时序违例，提升系统稳定性与可综合性能。
C++ 语言

65,210

社区成员

250,514

社区内容

发帖
与我相关
我的任务
社区描述
C++ 语言相关问题讨论，技术干货分享，前沿动态等
c++ 技术论坛（原bbs）
社区管理员
  • C++ 语言社区
  • encoderlee
  • paschen
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
  1. 请不要发布与C++技术无关的贴子
  2. 请不要发布与技术无关的招聘、广告的帖子
  3. 请尽可能的描述清楚你的问题，如果涉及到代码请尽可能的格式化一下

试试用AI创作助手写篇文章吧

+ 用AI写文章