社区
硬件设计
帖子详情
急问：关于在cadence中实现PNGen函数
BetsyRen
2010-03-08 08:58:19
在模拟集成电路的设计中，用verilog-A在cadence中实现PN序列生成函数，如何测试该函数编写的正确性？
...全文
38
1
打赏
收藏
急问：关于在cadence中实现PNGen函数
在模拟集成电路的设计中，用verilog-A在cadence中实现PN序列生成函数，如何测试该函数编写的正确性？
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
kyzf
2010-03-08
打赏
举报
回复
我们上学时，还没有这个模拟集成电路的设计，IT发展真快啊。
帮顶下。MARK.
cad
en
ce
计算器里面的
函数
virtuoso计算器
函数
（更新
中
）
error: could not lock config file C:/
Cad
en
ce
/SPB_Data/.gitconfig: No such file or directory
当在给git设置username的时候,出现了如下的错误。 报错信息: error: could not lock config file C:/
Cad
en
ce
/SPB_Data/.gitconfig: No such file or directory ...随后在报错信息的 C:/
Cad
en
ce
/SPB_Data/.gitconfig
日志&备忘录：Allegro与
cad
en
ce
原理图无法交互的原因
在OrCAD Capture
中
Design Cache进行替换操作（选
中
需要替换的器件——右键->replace->选择刚刚另存的不含
中
文字符的原理图元器件库，选择对应的器件，一路确定即可） 将所有器件完成操...
【
Cad
en
ce
】
函数
用法
rms_jitter。
cad
en
ce
中
统计高电平波形的两种方法（transi
en
t measurem
en
t和value cross
函数
）
cad
en
ce
中
统计高电平波形的两种方法（transi
en
t measurem
en
t和value cross
函数
）
硬件设计
6,163
社区成员
11,290
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
