社区
汇编语言
帖子详情
译码器编程
shigeyf
2010-04-01 11:17:32
(2,1,3)卷积码编码器
输入序列M:m1m2m3.........
m1异或m2再异或m3得到x1
m1异或m3得到x2
同理
m2异或m3再异或m4得到x3
m2异或m4得到x4
..........................
输出序列X:x1x2x3.........
这段程序如何编写啊!
...全文
179
4
打赏
收藏
译码器编程
(2,1,3)卷积码编码器 输入序列M:m1m2m3......... m1异或m2再异或m3得到x1 m1异或m3得到x2 同理 m2异或m3再异或m4得到x3 m2异或m4得到x4 .......................... 输出序列X:x1x2x3......... 这段程序如何编写啊!
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
jiangchao0728
2010-05-20
打赏
举报
回复
我做的是(2,1,6)卷积码编解码器,只不过是验证别人的结果啦,没有自己设计。。。。
jiangfaqun
2010-04-15
打赏
举报
回复
抢个位置再说。。。。等高手解答。。。
soswaidao
2010-04-12
打赏
举报
回复
友情帮顶!!!
chenweiye120
2010-04-11
打赏
举报
回复
帮你顶,消灭零回复。
基于 fpga 的3-8
译码器
编程
基于 fpga 的3-8
译码器
编程
~~~~~~~~~~~~~~~~~~~~~~~~~~ entity decode3to8 is port(inp:in std_logic_vector(2 downto 0); y:out std_logic_vector(7 downto 0)); end decode3to8; ~~~~~~~~~~~~~~~~~~~~~~·
38
译码器
代码VHDL语言quartus2
大学生38
译码器
实验quartus2
(25,20)线性分组编
译码器
设计及其FPGA实现.pdf
在本文中,作者李淑婧等人提出了一个(25,20)线性分组编
译码器
的设计方案,并探讨了其在FPGA(现场可
编程
门阵列)中的实现方法。编
译码器
是通过信道编码技术来实现有噪信道的可靠通信的关键。信道编码通过在原始数据中...
基于PSoC的38
译码器
总的来说,基于PSoC的38
译码器
项目是一个很好的起点,它将数字逻辑和可
编程
硬件结合,有助于提升电子工程师在数字系统设计和嵌入式系统开发方面的技能。通过这样的实践,不仅可以学习到
译码器
的运作机制,还能熟悉...
2-4
译码器
设计报告
2. **使用CPLD设计
译码器
**:复杂可
编程
逻辑器件(CPLD)允许我们快速实现数字逻辑电路,如2-4
译码器
。在本实验中,目标是利用CPLD系统设计并实现一个2-4
译码器
。 3. **验证电路正确性**:通过硬件下载和功能仿真,...
汇编语言
21,497
社区成员
41,618
社区内容
发帖
与我相关
我的任务
汇编语言
汇编语言(Assembly Language)是任何一种用于电子计算机、微处理器、微控制器或其他可编程器件的低级语言,亦称为符号语言。
复制链接
扫一扫
分享
社区描述
汇编语言(Assembly Language)是任何一种用于电子计算机、微处理器、微控制器或其他可编程器件的低级语言,亦称为符号语言。
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章