译码器编程

shigeyf 2010-04-01 11:17:32

（2，1，3）卷积码编码器
输入序列M：m1m2m3.........
m1异或m2再异或m3得到x1
m1异或m3得到x2
同理
m2异或m3再异或m4得到x3
m2异或m4得到x4
..........................
输出序列X：x1x2x3.........
这段程序如何编写啊！

...全文

220 4 打赏收藏转发到动态举报

写回复

4 条回复

切换为时间正序

请发表友善的回复…

发表回复

jiangchao0728 2010-05-20

打赏
举报

回复

我做的是（2,1,6）卷积码编解码器，只不过是验证别人的结果啦，没有自己设计。。。。

jiangfaqun 2010-04-15

打赏
举报

回复

抢个位置再说。。。。等高手解答。。。

soswaidao 2010-04-12

打赏
举报

回复

友情帮顶!!!

chenweiye120 2010-04-11

打赏
举报

回复

帮你顶，消灭零回复。

译码器是数字电路中常见的组件，用于将输入的编码信号转换为相应的输出信号。在FPGA（可编程逻辑器件）中，我们可以使用Verilog语言编写译码器的逻辑描述，并将其合成为硬件。通过类似的方式，我们可以编写其他类型的译码器，以满足不同的应用需求。Verilog语言提供了丰富的语法和功能，可以用于描述复杂的数字电路，并在FPGA等可编程逻辑器件中实现。译码器的作用是将输入信号转换为一组输出信号，每个输入信号对应一个唯一的输出信号。语句中，我们根据输入信号的值进行匹配，并为每个可能的输入值分配相应的BCD输出值。

本文还有配套的精品资源，点击获取简介：本文详细解析了单片机开发中重要的“5-Decoder-experiment.zip”实验包，旨在帮助初学者掌握使用C/C++编写译码器控制程序的关键知识点和实践技能。译码器作为一种多输入多输出的数字电路元件，在单片机应用中用于地址译码和显示驱动等任务。读者将通过实验步骤掌握基础C语言知识、单片机I/O操作、译码逻辑编程、中断和定时器使...

FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。...

其中，a_bar和b_bar表示A和B的补码，c_bar和d_bar表示B四个补码数值中的两个部分。我们可以将FullSubtractor模块中的运算结果输出到一个8位比特向量中，然后将该向量作为3-8译码器的输入。3-8译码器将对输入进行解码，并输出对应的位选择信号，以便在原始输入数据中选择特定的位。上述代码中，我们不再对每个运算结果进行单独的信号输出，而是将它们存储到一个8位比特向量data中。在FPGA设计中，我们可以使用Verilog语言实现全减器，并配合3-8译码器来实现更高效、更简洁的设计。

一个八段数码管由a,b,c,d,e,f,g,dp八个二极管组成，如上图所示，要使数码管显示不同的数字，只需点亮对应的LED即可。如：数码管显示“0”，则a,b,c,d,e,f六个LED亮，g,dp这两个LED灭，即可显示“0”。将3-8译码器的输出连接到八段数码管的各个段上，具体来说，可以将译码器输出Y0到Y6分别连接到数码管的a到g段，Y7可以用来控制小数点dp。通过改变3-8译码器的输入，选择性的点亮数码管的某些段，从而显示出所需要的数字。// 显示0（段码：0x3F）// 显示3（段码：0x4F）

21,500

社区成员

41,617

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章