求可控分频器的VHDL

leileipei 2010-04-20 09:59:10
输入的是20MHZ的频率，目标频率是1700HZ，分频数不是整数，
不清楚分频原理和这个分频器的VHDL.
请各位帮忙解决！
...全文
95 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
leileipei 2010-04-21
  • 打赏
  • 举报
 回复
恩，好的，谢谢
afei8856 2010-04-20
  • 打赏
  • 举报
 回复
不是整数还真不好分，建议Google一下，或者找本书，我好久没弄了 ，忘了！
基于VHDL占空比可控的整数半整数分频器
描述了如何用VHDL设计整数 半整数 分频器 占空比可调
数控分频器VHDL程序
在CLK输入750KHZ的频率信号；输出FOUT接蜂鸣器，由KEY2/KEY3控制输入8位预置数并在数码管1~2上显示。
论文：基于VHDL的数控分频器设计及应用
数控分频器的输出信号频率为输入数据的...基于 VHDL 的数控分频器设计 ,整个过程简单、 快捷 ,极易修改 ,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、 乐器等数字电子系统中。
zz.rar_1Hz分频器_20MHz分为1MHz分频器vh_VHDL 分频 1k_vhdl 分频_分频 1Hz
键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
EDA分频器分频可调
VHDL语言，用于EDA分频，产生频率可调的时钟信号
硬件设计

6,125

社区成员

11,292

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章