求FPGA波形发生器mine4的仿真图

cat8853 2010-05-18 04:53:56
源代码开头:entity mine4 is
port(clk:in std_logic;
set,clr,up,down,zu,zd:in std_logic;
posting:in std_logic;
u0,d0,sw:in std_logic;
ss:in std_logic_vector(3 downto 0);
sss:in std_logic_vector(4 downto 0);
Data3,Data2,Data1,Data0:in std_logic_vector(3 downto 0);
p180:out std_logic;
lcd:out std_logic_vector(7 downto 0);
shift:out std_logic_vector(3 downto 0);
dd,a:out std_logic_vector(7 downto 0));
end mine4;
源代码叫mine4,网上容易搜到。
请问输出信号是怎么设置的?有人在quartus上运行仿真出的波形图是什么样子呢?
...全文
65 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复

6,163

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧