6,125
社区成员
发帖
与我相关
我的任务
分享请发表友善的回复…
发表回复
用户 昵称 2010-07-17
- 打赏
- 举报
1)稳定状态
2）提高驱动能力
2）提高驱动能力
zstone_c 2010-07-17
- 打赏
- 举报
咦，那麻烦再问个，为什么差分信号不需要pull high呢
bluesea87 2010-07-17
- 打赏
- 举报
提高高电平驱动能力从而减少电平跳变的时间（就是从低电平跳变到高电平有个时间的），不然总线的速度可能会因为这个时间太长而降下来，但是i2c类似总线是开漏结构，没有上拉电路根本就不能达到高电平，而是处于高阻态，根本不能完成通信。
还有sdio总线那个硬件结构可能就是类似i2c总线结构的，源极开漏的，所以必须要上拉电阻
还有sdio总线那个硬件结构可能就是类似i2c总线结构的，源极开漏的，所以必须要上拉电阻
gooogleman 2010-07-17
- 打赏
- 举报
提高驱动能力，增加稳定性。
fpcc 2010-07-16
- 打赏
- 举报
主要是为了稳定。
guetcw 2010-07-16
- 打赏
- 举报
SDIO速度高，很多驱动器上拉能力不够
fanxu007 2010-07-16
- 打赏
- 举报
路过。
aaassd_cn 2010-07-16
- 打赏
- 举报
UART和SDIO没什么可比性，设计层面要解决的问题就不同，I2C也需要上拉，只需要按照datasheet设计电路就好了
