社区
其它技术问题
帖子详情
如何发送1bit数据
chmdcr
2010-07-23 10:20:36
最近接手一个本来很简单的数据收发的程序
但是中间加了个单向隔离设备单bit的
也就是说只允许一个方向发送数据 如果反方向的话 就只有1bit可以返回
用socket只能以字节为单位 不可能发一个bit的啊 大家有没有什么好办法啊
...全文
240
17
打赏
收藏
如何发送1bit数据
最近接手一个本来很简单的数据收发的程序 但是中间加了个单向隔离设备单bit的 也就是说只允许一个方向发送数据 如果反方向的话 就只有1bit可以返回 用socket只能以字节为单位 不可能发一个bit的啊 大家有没有什么好办法啊
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
17 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
chmdcr
2010-09-01
打赏
举报
回复
[Quote=引用 11 楼 hairetz 的回复:]
也就是说只允许一个方向发送数据 如果反方向的话 就只有1bit可以返回
为何只准返回1bit?先被说返回1bit,你能构造个1bit的数据类型么?你返回1字节,自己截取不行么?
[/Quote]
这正是我迷茫的 即便能构造1bit的数据类型 socket 也不能发送成功
csucdl
2010-08-26
打赏
举报
回复
1bit的数据就像是一分钱, 不让用了呗。 那你就用一毛的
namewchwch
2010-08-26
打赏
举报
回复
定义 1 Bit 的数: unsigned char one_bit:1 ;
定义 1 Bit 的数: unsigned char one_bit:1 ;
namewchwch
2010-08-26
打赏
举报
回复
定义 1 Bit 的数: unsigned char one_bit:1 ;
定义 1 Bit 的数: unsigned char one_bit:1 ;
定义 1 Bit 的数: unsigned char one_bit:1 ; 定义 1 Bit 的数: unsigned char one_bit:1 ;
freshui
2010-08-26
打赏
举报
回复
只能一个byte发,发过来只用其中的一个比特即可。
比特不是软件上的最小单位,软件意义上的最小单位是char,即一个byte
猫已经找不回了
2010-08-23
打赏
举报
回复
也就是说只允许一个方向发送数据 如果反方向的话 就只有1bit可以返回
为何只准返回1bit?先被说返回1bit,你能构造个1bit的数据类型么?你返回1字节,自己截取不行么?
眼睛猥琐男
2010-08-23
打赏
举报
回复
应该是在接收1bit的设备上作相应处理吧
namewchwch
2010-08-23
打赏
举报
回复
定义 1 Bit 的数: unsigned char one_bit:1 ;
DIE654456
2010-08-22
打赏
举报
回复
收到1B后自己解码为1Bit(移位、与或、取反、异或)看看。
chmdcr
2010-08-22
打赏
举报
回复
各位发一个字节 显示发送失败
draculamx
2010-07-29
打赏
举报
回复
它发一个 BIT ,你按一个字节收,收到了以后,自己移位。。。
hastings
2010-07-29
打赏
举报
回复
发一个字节有什么难言之隐?
shiweifu
2010-07-28
打赏
举报
回复
发一个字节吧
如果想得到1bit,可以做在收到后做位移。。
pfcz_myp
2010-07-28
打赏
举报
回复
友情帮顶~~
cattycat
2010-07-23
打赏
举报
回复
你发送一个字节也可以啊,没什么损失。socket本来就是双工的,可以双向发送和接收数据。
论文研究-基于能耗的LEACH持续周期动态优化 .pdf
基于能耗的LEACH持续周期动态优化,李懿,礼欣,能量感知问题是能量无线传感器网络中的关键问题。低能量自适应分群分层(LEACH)协议是一个被广泛采用的基于分簇的协议体系,它使�
verilog 串口收发程序
电脑向fpga发一
数据
,fpga返回该
数据
SDIO协议.rar
一个传输的“
数据
块”包含了起始位(1
bit
或者 4
bit
低),和后面连续的
数据
流。
数据
流包含了有效
数据
(如果用了卡外 ECC,还有错 误修正位)。
数据
流后面是结束位(1
bit
或者 4
bit
高电平)(见表 4-18 ~4-20)。
数据
传输是...
modbus
数据
类型解析工具
解析modbus报文,用来测试寄存器的
数据
类型,或者解析值 支持类型有1
bit
, int16,int16h int32四种顺序排列 float32四种顺序排列
奇偶检测器_有限状态机_veriloghdl_
检测
数据
1的个数,做奇偶检验,通过组合逻辑设计在最后1
bit
数据
输入后立即输出,节省周期数
其它技术问题
3,882
社区成员
9,054
社区内容
发帖
与我相关
我的任务
其它技术问题
C/C++ 其它技术问题
复制链接
扫一扫
分享
社区描述
C/C++ 其它技术问题
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章