数据总线的时序为什么如此混乱？？

[paopao1874]

以前一直没有注意到这个问题，这几天无意间测量到 数据总线的波形，感觉很迷惑，所以想问一下，
数据总线的波形可以说非常的混乱，比如高电平是3.3V，有很多时候从高电平下降的时候，总是只下降到 2v的地方，然后持续一段时间又涨到3.3v 或者降到0v，反正是异常混乱，没有波形可言，这个样子是不是因为 数据总线是共用的，然后需要我们配合使用时钟线将其分离才算某个IC的波形么？ 可以这样理解吗

还有个问题，我有个IC，我while向其 数据线发送 0x1，这个IC的输出端是按照输入端来控制的，输入是高，输出就是高，结果我测量的时候，输出端大部分时间的确是高电平，但是但是总是夹杂着非常短暂的的低电平，这就让我很纳闷，怎么会出现这种现象呢，确定这个IC的使用是正常的， 时钟线连接着 wel- ，CLR-一直高电平 ，属于正常。

[paopao1874]

上个图片

[wwwunix]

1、总线总线，顾名思义：就像公共汽车一样。所有挂在总线上的IC都可以向总线发送信号。一般情况是抓某一瞬间的波形。例如：内存访问：同时看地址信号，片选，读写信号和数据信号。这些信号的顺序肯定满足Datasheet的描述。
2、你用的是while循环来向某一条线发送高电平。如果这根线的默认是低电平，就会出现你说的这种情况。IC总是试图把这根线拉到默认的低电平。

[paopao1874]

虽然说它是共用的 但是它也只有高低两个电平组成的阿
我系统供电明确是3.3v 也不应该冒出个2v 或者1.5v的电平阿 那样我怎么知道它到底是高还是低电平呢？

[wwwunix]

1、并不是说3.3V才是高电平。一般都是一个阀值。例如高于2.5V就是高电平，低于0.5V就是低电平。
2、电压不是数字量而是模拟量。它不可能从3.3V直接跳到0V,肯定是个逐渐下降的过程。只是这个下降过程足够短。
3、有些引脚如果处于悬空状态的话，它上面的电压就是不确定的。