社区
Linux_Kernel
帖子详情
页面高速缓存 块缓冲区 TLB
jingxin7
2010-10-04 02:40:06
请问有了TLB,为什么需要页面高速缓存了?想半天也没弄懂。 不应该是看下在不在TLB中,不在再去根据页表查是不是在内存中么
还有块缓冲区 和页面高速缓存的区别和联系 看书也没琢磨明白
...全文
135
2
打赏
收藏
页面高速缓存 块缓冲区 TLB
请问有了TLB,为什么需要页面高速缓存了?想半天也没弄懂。 不应该是看下在不在TLB中,不在再去根据页表查是不是在内存中么 还有块缓冲区 和页面高速缓存的区别和联系 看书也没琢磨明白
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
2 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
jingxin7
2010-10-04
打赏
举报
回复
啊。。原来我对TLB的记忆是错的。谢了
小魔菇
2010-10-04
打赏
举报
回复
TLB是一个地址转化过程 页高速缓存是存放真正的页
块缓存是小块数据缓存 页面是4K的
Intel
TLB
机制
Note on Intel
TLB
and Cache
MMU工作原理
MMU工作原理,融合好些资料后总结的 MMU存储器系统的结构允许对存储器系统的精细控制。大部分的控制细节由存在存储器中的转换表提供。这些表的入口定义了从1KB到1MB的各种存储器区域的属性
Memory_Hierarchy_Simulator:模拟多级缓存、
TLB
、页表、主存、磁盘不同写策略的操作,保证一致性
内存层次模拟器 模拟多级缓存、
TLB
、页表、主存、磁盘不同写策略的操作,保证一致性。 LRU 是替换算法。
随堂小测A(10).ppt
随堂小测A(10).ppt
深入浅出内存管理--
高速缓存
(cache memory)和转换后援缓冲(
TLB
)
高速缓存
(Cache memory) CPU的运行速度时非常快的,当今的CPU主频都是GHZ级别的,而对于内存DDR来说,每次存取操作都会耗用很多的时钟周期,这意味着,CPU需要等待很长时间来完成一次读或者写操作。 为了缩小CPU和DDR两者之间速度上的不匹配造成的等待问题,硬件上引入
高速缓存
,这利用了局部行原理,简单来说,该原理的想表达的就是:CPU运行所需要的内存一般都在当前访问地址的附近,最...
Linux_Kernel
4,465
社区成员
17,462
社区内容
发帖
与我相关
我的任务
Linux_Kernel
Linux/Unix社区 内核源代码研究区
复制链接
扫一扫
分享
社区描述
Linux/Unix社区 内核源代码研究区
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章