社区
硬件设计
帖子详情
ISE 仿真波形时只有clk信号
NANAjjj
2010-10-26 05:10:14
刚开始学,按照书中步骤一步步来的,敲程序,综合,仿真,出不了结果,仿真界面出现的只有clk信号,而且是一条直线,中间写个Z,这是什么原因啊?无中文路径,综合没有错误,程序如下,希望给帮帮忙啊~~
module text(clk,din,dout);
input clk;
input [7:0] din;
output [7:0] dout;
reg [7:0] dout;
always @(posedge clk)
begin
dout<=din+1;
end
endmodule
...全文
465
4
打赏
收藏
ISE 仿真波形时只有clk信号
刚开始学,按照书中步骤一步步来的,敲程序,综合,仿真,出不了结果,仿真界面出现的只有clk信号,而且是一条直线,中间写个Z,这是什么原因啊?无中文路径,综合没有错误,程序如下,希望给帮帮忙啊~~ module text(clk,din,dout); input clk; input [7:0] din; output [7:0] dout; reg [7:0] dout; always @(posedge clk) begin dout<=din+1; end endmodule
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
NANAjjj
2010-10-27
打赏
举报
回复
好了,结贴,分全部给你吧
NANAjjj
2010-10-26
打赏
举报
回复
晕,设了个初值,就正常了,output [7:0] dout
=0;
结果就对了……
NANAjjj
2010-10-26
打赏
举报
回复
一定要写测试电路嘛?我刚刚又试了另一个类似的程序,可以运行出结果,这两个程序差不多啊
module counter(clk,reset,cnt);
input clk,reset;
output cnt;
reg [15:0] cnt=0;
always @(posedge clk)
begin
if(!reset)
cnt<=0;
else
cnt<=cnt+1;
end
endmodule
benjaminweber
2010-10-26
打赏
举报
回复
你没有写测试电路。Z在这里表示没有驱动。
基于
ISE
的
仿真
(
波形
图法&V文件法)
ISE
提供了两种测试平台的建立方法,一种是使用HDL Bencher的图形化
波形
编辑功能编写,另一种就是利用HDL语言。由于后者使用简单、功能强大,所以本节主要介绍基于Verolog语言的测试平台建立方法。 ...
ISE
14.7版本如何进行行为
仿真
10刚开始出来的
仿真
波形
可能看不出规律。一直点下图中的缩小按钮,直到可以看出清楚的
波形
。从下面的
波形
可以看到,在rst为0
时
,q的输出一直为0.当rst为1且
时
钟一直在变化
时
,q的值从0000随着
时
钟上升沿每次加1直到...
数字电路设计之
仿真
小技巧
1、在使用
ISE
仿真
的
时
候,一般来说很多人只会串行输入数据的
仿真
,其实还可以
【Modelsim常见问题】
仿真
不出
波形
,
波形
窗口无内容
这是很多新手在开始进行Modelsim
仿真
学习
时
最常遇到的问题,往往点击运行
仿真
后,Modelsim软件能够打开,但是无法正确出现
波形
内容,或者
波形
窗口出现,但是没有任何
信号
和
波形
。 问题出现原因 你的代码编写有...
ISim使用技巧
安装好
ISE
,系统已经自带了ISim
仿真
软件,相比于专业的
仿真
软件Modelsim,ISim是免费的,不用编译库,小型设计
仿真
速度较快,对于轻量级的设计应该是完全足够的。Modelsim作为专业的
仿真
软件,具备了ISim的所有功能...
硬件设计
6,125
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章