quartus时序仿真出不来啊~~

vivianBUAA 2010-12-04 03:29:07

我用simulink搭了一个正弦波发生器,生成了VHDL文件，然后再quartus里面编译都通过了，可是就是出不来时序仿真图.....这是为什么呢？

...全文

943 5 打赏收藏转发到动态举报

写回复

5 条回复

切换为时间正序

请发表友善的回复…

发表回复

steve929 2010-12-10

打赏
举报

回复

截个图，说具体点
比如你加的时钟什么的

hicaru000000 2010-12-08

打赏
举报

回复

截个图可否?

idearlee 2010-12-08

打赏
举报

回复

时序仿真最好上工作站。。

vivianBUAA 2010-12-05

打赏
举报

回复

是在连硬件之前先做一下时序仿真嘛~~

jnwsh 2010-12-04

打赏
举报

回复

quartus是用来做fpga综合，产生bit文件的。没听说过用quartus仿真

QuartusII快速简易上手，初级的使用入门。

Quartus_II_时序仿真步骤 Quartus_II_时序仿真步骤

Quartus II是一款由Altera公司开发的FPGA（Field-Programmable Gate Array）设计软件，它提供了从设计输入、逻辑综合、布局布线到...因此，掌握Quartus II的时序仿真步骤对于任何FPGA开发者来说都是至关重要的技能。

在Quartus II中进行时序仿真，我们需要以下文件： 1. 综合布局布线生成的网表文件（.vhd或.vho） 2. 测试激励（Testbench） 3. 元件库（对应于所选FPGA型号，如CycloneIII EP3C40F780C71） 4. 具有时延信息的反标...

- **目标**：使用Quartus II 9.0生成ModelSim 6.2b进行时序仿真所需的文件。 - **所需文件**：网表文件（对于Verilog为`.vo`文件）和标准延时格式输出文件（`.sdo`文件）。 ##### 2. 设置仿真工具路径 - **步骤**...

6,165

社区成员

11,288

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章