社区
硬件设计
帖子详情
quartus时序仿真出不来啊~~
vivianBUAA
2010-12-04 03:29:07
我用simulink搭了一个正弦波发生器,生成了VHDL文件,然后再quartus里面编译都通过了,可是就是出不来时序仿真图.....这是为什么呢?
...全文
937
5
打赏
收藏
quartus时序仿真出不来啊~~
我用simulink搭了一个正弦波发生器,生成了VHDL文件,然后再quartus里面编译都通过了,可是就是出不来时序仿真图.....这是为什么呢?
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
5 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
steve929
2010-12-10
打赏
举报
回复
截个图,说具体点
比如你加的时钟什么的
hicaru000000
2010-12-08
打赏
举报
回复
截个图可否?
idearlee
2010-12-08
打赏
举报
回复
时序仿真最好上工作站。。
vivianBUAA
2010-12-05
打赏
举报
回复
是在连硬件之前先做一下时序仿真嘛~~
jnwsh
2010-12-04
打赏
举报
回复
quartus是用来做fpga综合,产生bit文件的。没听说过用quartus仿真
Quartus
II
时序
仿真
简易步骤
Quartus
II快速简易上手,初级的使用入门。
Quartus
_II_
时序
仿真
步骤
Quartus
_II_
时序
仿真
步骤
Quartus
_II_
时序
仿真
步骤
Quartus
_II_
时序
仿真
Quartus
_II_
时序
仿真
步骤,使用
Quartus
_II画
时序
仿真
图。
modelsim与
Quartus
联合
仿真
详细介绍了在
Quartus
II中调用modelsim来进行功能
仿真
和
时序
仿真
,以验证设计结果。
Modelsim后
仿真
(
时序
仿真
)
EDA工具以ALTERA的
Quartus
II 9.0为例,使用Verilog DHL,讲解如何使用
Quartus
II 9.0生成ModelSim 6.2b
时序
仿真
所需的.vo及.sdo文件,以及如何使用该文件在第三方
仿真
工具ModelSim进行
时序
仿真
。详细内容可以看我的博客:http://blog.csdn.net/jackinzhou/article/details/7865905
硬件设计
6,163
社区成员
11,290
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章