6,172
社区成员
发帖
与我相关
我的任务
分享quartus时序仿真出不来啊~~
我用simulink搭了一个正弦波发生器,生成了VHDL文件，然后再quartus里面编译都通过了，可是就是出不来时序仿真图.....这是为什么呢？
...全文
请发表友善的回复…
发表回复
steve929 2010-12-10
- 打赏
- 举报
截个图，说具体点
比如你加的时钟什么的
比如你加的时钟什么的
hicaru000000 2010-12-08
- 打赏
- 举报
截个图可否?
idearlee 2010-12-08
- 打赏
- 举报
时序仿真最好上工作站。。
vivianBUAA 2010-12-05
- 打赏
- 举报
是在连硬件之前先做一下时序仿真嘛~~
jnwsh 2010-12-04
- 打赏
- 举报
quartus是用来做fpga综合，产生bit文件的。没听说过用quartus仿真
